Verification Strategy for a RISC-V Core Design

Aquest projecte té com a finalitat la definició i l'aplicació d'una estratègia de verificació per poder comprovar el correcte funcionament i adequat respecte a l'especificació d'un nucli d'un processador basat en l'ISA lliure RISC-V. Aquesta estratègia haurà de provar la major quantitat de funcionalitats possibles mitjançant tècniques, software i tests disponibles de forma oberta i alguns programes que s'escriuran expressament per aquest projecte per tal d'automatitzar el procés. Amb el disseny d'una estratègia de verificació correcta i eficient, s'espera aconseguir trobar i solucionar la major quantitat d'errors possible per tal que abans de la seva fabricació, el processador sigui el més perfecte possible. A més, aquesta estratègia s'aplicarà en un període reduït de temps degut a les necessitats del projecte del processador, pel que ha de ser molt eficaç.This project has as purpose the definition and appliance of a verification strategy to prove the proper working and accurate to the specification of a RISC-V based processor core. 1 Verification Strategy for a RISC-V Core Design This strategy must prove the biggest quantity of functionalities possible using techniques, software and tests available and free and some codes that will be written uniquely for this project to automate the project. With the design of a proper and efficient verification strategy, we expect to find and solve as many errors as possible in order to, before its fabrication, the processor is the most perfect possible. Furthermore, this strategy will be applied in a very short period of time due to the needs of the project of the processor, so it has to be very effective