Estudio de procesadores Risc-V y sus posibles usos

La presente memoria versará sobre el estudio de los procesadores RISCV. La memoria comienza introduciendo tanto el tema en cuestión como exponiendo la historia de los procesadores y explicando la diferencia tecnológica entre los procesadores CISC y RISC. Tras exponer esta diferencia se centrará más concretamente en los procesadores RISC, fundamentalmente en el procesador RISCV. Según el escritor de la memoria la razón por la que todo el proyecto se centra en este procesador es debido al hecho de que este es Open Source. Esto le permite al estudiante poder realizar un estudio completo del procesador tanto de manera teórica como de manera técnica pudiendo acceder incluso a código de programación de hardware reconfigurable, que desarrolla este procesador. Aprovechando esta información y este código el alumno realizará diversas pruebas y estudios de la capacidad del procesador para la ejecución de diferentes binarios compilados en C. Esto lo realizará aprovechando las cualidades del sistema operativo UNIX para la compilación de código mediante el uso del GCC-RISCV. Las simulaciones y el desarrollo de código para sistemas de hardware reconfigurable se realizarán utilizando el programa vivado. Este programa permitirá el estudio del código del procesador RISCV y la creación de un TestBench por parte del estudiante para la inserción de dicho binario en C y la posterior simulación. Tras realizar un estudio completo del comportamiento del procesador con diferentes programas y estudiar sus puntos fuertes y debilidades. El alumno comenzará a exponer la idea de impartir prácticas universitarias en la carrera de ingeniería informática de los computadores para la comprensión del funcionamiento de procesadores a nivel de señales por parte del alumnado. Esta idea será expuesta desarrollando una idea de práctica aprovechando el desarrollo y estudio realizado anteriormente. Tal y como expone el alumno en cuanto a esta práctica, puede ayudar al alumnado a comprender mejor el funcionamiento de los procesadores a la hora de ejecutar comandos e instrucciones. También se realizará una implementación en la placa de desarrollo Basys3. Se programará la FPGA para comunicación UART con otros dispositivos y la posibilidad de envío y recepción de datos requeridos por comando. Se implementarán funciones que trabajen con la placa y con sus componentes, haciendo que el procesador pueda interactuar con dispositivos GPIO y mostrando las posibilidades del proyecto. Aunque las pruebas que se van a mostrar sean pruebas relativamente simples, siempre se debe tener en cuenta la escalabilidad de las mismas. Por este motivo, se han realizado pruebas con los switches, leds y “display siete segmentos” de la placa. Esto proporcionará al lector una visión de las facultades del proyecto y las capacidades a la hora de poder interactuar con módulos GPIO y sus posibilidades. Como punto final a la memoria se expone una problemática existente actualmente a nivel socioeconómico cuyo núcleo principal es el propio procesador RISCV. Esta problemática es el desarrollo de un nuevo proyecto por parte de Europa para la creación de nuevos supercomputadores que no requieran de procesadores creados por terceros como pudieran ser Intel, AMD, o ARM. A los ojos del estudiante este proyecto puede llegar a permitir que el viejo continente se independice de manera electrónica y tecnológica del resto de países en cuanto a la creación y utilización de procesadores. Abstract: The present report will deal with the study of RISCV processors. The report begins by introducing the subject in question, explaining the history of the processors and explaining the technological difference between CISC and RISC processors. After explaining this difference, it will focus more specifically on RISC processors, mainly on the RISCV processor. According to the writer of the report, the reason why the whole project is focused on this processor is due to the fact that it is Open Source. This allows the student to be able to make a complete study of the processor both theoretically and technically being able to access even reconfigurable hardware programming code, which develops this processor. Taking advantage of this information and this code, the student will carry out several tests and studies of the processor's capacity for the execution of different binaries compiled in C. This will be done taking advantage of the qualities of the UNIX operating system for the compilation of code through the use of GCC-RISCV. Simulations and code development for reconfigurable hardware systems will be performed using the vivado program. This program will allow the study of the RISCV processor code and the creation of a TestBench by the student for the insertion of the binary in C and the subsequent simulation. After a complete study of the behavior of the processor with different programs and study its strengths and weaknesses. The student will begin to expose the idea of giving university practices in the career of computer engineering for the understanding of the operation of processors at the signal level by the students. This idea will be exposed developing an idea of practice taking advantage of the development and study carried out previously. As the student exposes regarding this practice, it can help students to better understand the operation of processors when executing commands and instructions. An implementation will also be made on the Basys3 development board. The FPGA will be programmed for UART communication with other devices and the possibility of sending and receiving data required by command. Functions that work with the board and its components will be implemented, making the processor able to interact with GPIO devices and showing the possibilities of the project. Although the tests to be shown are relatively simple tests, the scalability of the tests must always be taken into account. For this reason, tests have been performed with the switches, leds and "sevensegment display" of the board. This will give the reader an insight into the capabilities of the project and the capabilities when it comes to interfacing with GPIO modules and their possibilities. As a final point to the report, a problem currently existing at a socioeconomic level is exposed, the main core of which is the RISCV processor itself. This problem is the development of a new project by Europe for the creation of new supercomputers that do not require processors created by third parties such as Intel, AMD, or ARM. In the student's eyes, this project could allow the old continent to become electronically and technologically independent from the rest of the countries in terms of the creation and use of processors