Investigation of the effects of layout variants on side channels of accelerators for cryptographic operations

Die zunehmende Digitalisierung unserer Gesellschaft erfordert fortwährenden Schutz von kritischen Informationen mittels kryptographischer Systeme. Algorithmisch sind diese Systeme kaum anzugreifen. Allerdings ermöglichen sogenannte Seitenkanalattacken die Extraktion von geheimen Daten. Eine Art Seitenkanalattacken mit großem Angriffspotential ist die lokalisierte elektromagnetische Analyse. Bei diesem Verfahren werden durch Messung und Analyse der elektromagnetischen Abstrahlung von Teilen der Schaltung Rückschlüsse auf interne Zustände getroffen und dadurch geheime Informationen wie private Schlüssel extrahiert. Der aktuelle Stand der Forschung im Bereich lokalisierter EMA zeigt sowohl erfolgreiche Angriffe als auch Gegenmaßnahmen auf. Jedoch werden in den veröffentlichten Arbeiten keine detaillierten Untersuchungen hinsichtlich der genauen Umsetzung des Layouts der FPGA Implementierungen untersucht, welches die Ursache für den lokalisierten Leakage bildet. Stattdessen werden die Ursachen auf der algorithmischen Ebene des verwendeten kryptographischen Verfahrens betrachtet und ebenfalls eine algorithmische Gegenmaßnahme vorgeschlagen. In dieser Arbeit wird der Einfluss des Layouts von FPGA und ASIC Implementierungen auf lokalisierte EMA Angriffe untersucht. Dabei spielt insbesondere die Platzierung der Register eine wichtige Rolle. Die Untersuchungen in dieser Arbeit werden genutzt, um weiterführende Maßnahmen zum Schutz von kryptographischen Implementierungen planen zu können. Die Untersuchungsergebnisse zeigen, dass sowohl das Design selbst als auch die Implementierung als FPGA oder ASIC einen großen Einfluss auf die Angreifbarkeit der Implementierung durch eine lokalisierte EMA haben. So kann die FPGA Implementierung des betrachteten ECC Designs ebenfalls für diese Art von Angriffen verwundbar sein. Aufgrund ihrer Implementierung ist dieser ECC-Beschleuniger insgesamt weniger anfällig als ein Vergleichsdesign aus dem Stand der Forschung. Dennoch konnten potentielle Schwachstellen identifiziert werden, welche die Grundlage für die Planung und Umsetzung von Gegenmaßnahmen darstellen. Bei einer FPGA Implementierung des ECC Beschleunigers ist hauptsächlich die Lage der Flip-Flops im Layout die Ursache für die Anfälligkeit. Dem kann durch eine gleichmäßige Verteilung der Register zusammen mit permanent aktiver Logik entgegengewirkt werden, da die EM Abstrahlung der Logik die der Register überdeckt. Im Gegensatz dazu konnte bei der ASIC Implementierung keine Aussage über den Einfluss von Platzierungsvarianten getroffen werden, da die Einflüsse nicht messbar waren. Allerdings konnte die Verdrahtung auf der obersten Metallschicht als Leakagequelle bestimmt werden. Als Gegenmaßnahme dazu wird vorgeschlagen, durch Constraints die Ausgangssignale von Registern eines kryptographischen Chips nicht bis in die oberste Schicht zu routen.The increasing digitalization of our society requires continuous protection of critical information by means of cryptographic systems. However, so-called side channel attacks enable the extraction of secret data. An example of such a side-channel attack is the localized electromagnetic analysis. With this method, the electromagnetic radiation of a circuit is measured and analyzed in order to determine internal states and by this extracting secret information such as private keys. The current state-of-the-art in the area of localized EMA includes both successful attacks and countermeasures. However, up to now the layout of FPGA implementation of cryptographic ICs haven’t been investigated. Instead, the cause is considered at algorithmic level of the cryptographic method and results in algorithmic countermeasures. This thesis addresses the influence of the layout of FPGA and ASIC implementations on localized EMA attacks. In particular, the placement of the cells within the layout is evaluated. Based on this, further measures to protect cryptographic implementations are derived. For this purpose, an integrated circuit for accelerating elliptic curve cryptography (ECC) operations is used for applying localized EMA attacks and compared with the state-of-the-art. In order to investigate the influences of the layout to localized EMA, simulations and measurements of basic circuit components have been carried out and analyzed as a first step. Furthermore, various implementations of the ECC design using an FPGA and, for the first time in comparison to the current state of research, also as an ASIC implementation have been created to investigate the influences of different layout approaches to localized EMA attacks. The results of the investigation show that both the design itself and the implementation as an FPGA or ASIC have a major impact on the vulnerability of the implementation. Although, the considered ECC accelerator is less vulnerable than a comparative design from the state of the art, it is shown how the critical information is extracted using localized EMA. Afterwards, potential weak points have been identified, which represent the basis for planning and implementing countermeasures. In the case of an FPGA implementation of the ECC accelerator, the main cause of the vulnerability is mainly the placement of the flip-flops in the layout. This can be counteracted by mixing these registers together with permanently active logic, since the EM radiation of the logic covers that of the registers. In contrast to that, the placement of cells seem to not have influences on the possibility of EMA in ASIC implementations, since the evaluation of the EM measurements showed no differences. However, the wiring on the top metal layer could be identified as a source of leakage. As a countermeasure, the routing of output signals from registers on the top layer is proposed