集積回路技術の進歩に伴ってシステムレベル設計技術の普及が本格的に進んでいる一方,システムレベル設計を行うことのできる技術者は不足しており,その育成が大きな課題になっている.本稿では,システムレベル設計技術者の養成に利用できる教材として,FPGA (Field Programmable Gate Array)を応用した教育用ボードと,その統合開発環境ソフトウェアについて紹介を行う.さらに,これらを応用した教育支援システムとして,キーボード,マウスとモニタを接続した簡単な組み込みシステムを題材とした教材の提案を行う.System Level Design methodology has become popular in earnest by progress of VLSI technology. On the other hand, the engineers who can perform a system level design are insufficient, and the training has been a problem. In this paper, we introduces about the educational evaluation board with FPGAs (Field Programmable Gate Array), and its integrated development environmental software as an educational support system which can be used for training of system level design engineers. Further...
京都大学0048新制・課程博士博士(情報学)甲第11719号情博第148号新制||情||33(附属図書館)23362UT51-2005-D468京都大学大学院情報学研究科知能情報学専攻(主査)教授 松...
リコンフィギャラブルIP(Intellectual Property)をSoC(System on a chip)に搭載することで,専用回路であるASIC(Application Specific I...
本研究では特別なハード、ライブラリを使わずコモディティネットワーク上でTCP/IPを用い、移植性が高いMPICHを使ったPCクラスタ環境で追加コストがほとんど発生しない並列性能向上策について提案、実装...
集積回路技術の進歩に伴ってシステムレベル設計技術の普及が本格的に進んでいる一方,システムレベル設計を行うことのできる技術者は不足しており,その育成が大きな課題になっている.本稿では,システムレベル設計...
ディジタル移動通信システムの周波数利用効率改善のため,トレリス符号化同一チャネル干渉波キャンセラ(TCC)が提案されている.このTCCはマルチユーザディテクタの一種であり,所望信号と干渉信号の両方を同...
再構成可能なFPGAデバイスを搭載した機器は,製品出荷後もハードウェア機能の変更・拡張・アップグレードを行うことができ,不具合が見つかった場合でもデバッグできるという長所がある.しかし,遠隔地にあるF...
配置処理はFPGA自動設計フローの中で最も時間を費やす工程の一つである.近年では,FPGAの性能向上によって実装回路の大規模化が進み,自動設計に要する時間が急激に増加しているため,FPGA配置の高速化...
エンベデド・コア・ベースの設計手法を用いることにより, システム・オン・シリコンが実現可能になってきた.そこで, ハードウェア化したスレッド制御機構をFPGA(Field Programmable G...
再構成可能集積回路と進化計算を用いて構成される進化型ハードウェアに動的部分再構成の機能を適用する.これにより,現実のパターン認識問題で環境の変化等により認識対象のデータに変化が生じた場合でも,即座に動...
FPGA自動設計フローの中で配置処理は最も時間を費やす工程の一つである.近年では,FPGAの性能向上によって実装回路の大規模化が進んでおり,配置処理の高速化は重要な課題となっている.現在,その配置はS...
本研究ではネットワークを介してFPGA内部の回路再構成を行うFPGA遠隔再構成システムの開発を行う。このシステムによって、膨大な数に上る出荷済みの機器や、人の立入りが困難な場所にある機器に対しても回路...
パルスニューロンモデルは音信号のような時系列情報を扱うのに適しており,かつ演算が単純であるためハードウェア化が容易であるという利点をもつ.本論文では,その利点をいかし実際にFPGAを用いてハードウェア...
動的再構成デバイスを用いたマルチコンテキスト手法はハードウェアの仮想化, 再構成速度の高速化などの利点があり, 我々はこれを利用した低消費エネルギー化手法を提案している.しかし, 従来のマルチコンテキ...
早稲田大学博士(工学)制度:新 ; 文部省報告番号:甲1172号 ; 学位の種類:博士(工学) ; 授与年月日:1997-03-15 ; 早大学位記番号:新2409 ; 理工学図書館請求番号:2036...
FPGA/PLDの大規模化に伴い,設計した回路の正しさを検証する技術の必要性が高くなってきている.そこで,これまでに考案された様々な検証技術の基本原理を紹介すると共に,簡単なCPUの設計・開発を例題に...
京都大学0048新制・課程博士博士(情報学)甲第11719号情博第148号新制||情||33(附属図書館)23362UT51-2005-D468京都大学大学院情報学研究科知能情報学専攻(主査)教授 松...
リコンフィギャラブルIP(Intellectual Property)をSoC(System on a chip)に搭載することで,専用回路であるASIC(Application Specific I...
本研究では特別なハード、ライブラリを使わずコモディティネットワーク上でTCP/IPを用い、移植性が高いMPICHを使ったPCクラスタ環境で追加コストがほとんど発生しない並列性能向上策について提案、実装...
集積回路技術の進歩に伴ってシステムレベル設計技術の普及が本格的に進んでいる一方,システムレベル設計を行うことのできる技術者は不足しており,その育成が大きな課題になっている.本稿では,システムレベル設計...
ディジタル移動通信システムの周波数利用効率改善のため,トレリス符号化同一チャネル干渉波キャンセラ(TCC)が提案されている.このTCCはマルチユーザディテクタの一種であり,所望信号と干渉信号の両方を同...
再構成可能なFPGAデバイスを搭載した機器は,製品出荷後もハードウェア機能の変更・拡張・アップグレードを行うことができ,不具合が見つかった場合でもデバッグできるという長所がある.しかし,遠隔地にあるF...
配置処理はFPGA自動設計フローの中で最も時間を費やす工程の一つである.近年では,FPGAの性能向上によって実装回路の大規模化が進み,自動設計に要する時間が急激に増加しているため,FPGA配置の高速化...
エンベデド・コア・ベースの設計手法を用いることにより, システム・オン・シリコンが実現可能になってきた.そこで, ハードウェア化したスレッド制御機構をFPGA(Field Programmable G...
再構成可能集積回路と進化計算を用いて構成される進化型ハードウェアに動的部分再構成の機能を適用する.これにより,現実のパターン認識問題で環境の変化等により認識対象のデータに変化が生じた場合でも,即座に動...
FPGA自動設計フローの中で配置処理は最も時間を費やす工程の一つである.近年では,FPGAの性能向上によって実装回路の大規模化が進んでおり,配置処理の高速化は重要な課題となっている.現在,その配置はS...
本研究ではネットワークを介してFPGA内部の回路再構成を行うFPGA遠隔再構成システムの開発を行う。このシステムによって、膨大な数に上る出荷済みの機器や、人の立入りが困難な場所にある機器に対しても回路...
パルスニューロンモデルは音信号のような時系列情報を扱うのに適しており,かつ演算が単純であるためハードウェア化が容易であるという利点をもつ.本論文では,その利点をいかし実際にFPGAを用いてハードウェア...
動的再構成デバイスを用いたマルチコンテキスト手法はハードウェアの仮想化, 再構成速度の高速化などの利点があり, 我々はこれを利用した低消費エネルギー化手法を提案している.しかし, 従来のマルチコンテキ...
早稲田大学博士(工学)制度:新 ; 文部省報告番号:甲1172号 ; 学位の種類:博士(工学) ; 授与年月日:1997-03-15 ; 早大学位記番号:新2409 ; 理工学図書館請求番号:2036...
FPGA/PLDの大規模化に伴い,設計した回路の正しさを検証する技術の必要性が高くなってきている.そこで,これまでに考案された様々な検証技術の基本原理を紹介すると共に,簡単なCPUの設計・開発を例題に...
京都大学0048新制・課程博士博士(情報学)甲第11719号情博第148号新制||情||33(附属図書館)23362UT51-2005-D468京都大学大学院情報学研究科知能情報学専攻(主査)教授 松...
リコンフィギャラブルIP(Intellectual Property)をSoC(System on a chip)に搭載することで,専用回路であるASIC(Application Specific I...
本研究では特別なハード、ライブラリを使わずコモディティネットワーク上でTCP/IPを用い、移植性が高いMPICHを使ったPCクラスタ環境で追加コストがほとんど発生しない並列性能向上策について提案、実装...