Attaques en fautes globales et locales sur les cryptoprocesseurs AES : mise en œuvre et contremesures.

Nowadays, embedded systems and smart cards are part of everyday life. With the proliferation of these devices the need for security increases. In order to meet this demand, cryptographic algorithms are applied. However, even if the algorithms on mobile devices are secure from a cryptanalytical point of view, the secret they use can be revealed by attacking the cryptographic implementation. Indeed an adversary with physical access to the device can benefit from its characteristics or influence its behavior. Methods that observe the activity of a device are considered as passive attacks. In contrast, active attacks try to manipulate the computation and benefit from the erroneous results. These last methods are also called fault injection attacks. This thesis deals with fault attacks. It focuses on practical validations of theoretical attack on symmetric cryptographic algorithm using non-invasive attack. First a new global method to inject fault called setup time violation attack on both ASICs and FPGAs has been studied and carried out on different AES implementations. Then local and semi-invasive optical fault attacks by means of laser beam have been performed on a software implementation. Beside this analysis work, some countermeasures have been investigated. It has been notably shown that Differential with Precharge Logics, already good countermeasure against passive attacks, provide excellent resilience properties against fault attacks. We have demonstrated theoretically and shown practically that information hiding (such as WDDL) makes it difficult to mount fault attacks, since faulty outputs reveal no information about the keys.Dans cette thèse, Nous présentons différents aspects d'attaques physiques sur les implémentations cryptographiques de l'algorithme de chiffrement AES, ainsi qu'une étude sur les contre-mesures possibles. La première méthode d'injection utilisée est basée sur la violation temps de setup. Nous avons démontré pour la première fois que cette méthode globale permet l'injection de fautes exploitables dans les circuits cryptographiques ASIC et FPGA . On a également réalisé une attaque locale sur un microprocesseur ATmega128 en utilisant un laser. Nous présentons aussi dans cette thèse, une nouvelle approche pour contré les attaque en fautes basé sur la résilience. La résilience n'impose aucune destruction des secrets dans le cas d'une attaque en faute. Dans une implémentation protégée par résilience, quand une faute est injecté avec succès mais n'a pas de conséquence dans le calcul, le circuit ne présente aucune réaction par contre si le circuit est protégé par un système de détection arrête automatiquement le calcul même si la faute n'a pas d'effet. Dans une implémentation résilience même si la faute est injectée lors du calcul l'attaquant ne peut pas exploiter le résultat a fin d'exécuter une attaque DFA. Plusieurs méthodes concrètes pour mettre en oeuvre la résilience pour les chiffrements symétriques sont proposées, parmi lesquelles un mode aléatoire de fonctionnement qui convient pour des cartes à puce a faible coût. Nous proposons d'utiliser les logiques DPL comme méthode de protection. Ces logiques protègent simultanément contre les attaques par observation et par perturbation, et sont moins coûteux que la détection basée sur les codes