Implementation of the MSC Compress Algorithm in Field Programmable Gate Arrays

Práce popisuje vůbec první implementaci kompresního algoritmu MSC. Algoritmus je převeden do série konečných automatů s datovou cestou (FSMD) dle metodologie meziregistrových přenosů (Register-Transfer). Konečné automaty jsou interpretovány ve VHDL jazyce a naprogramovány na vybranou FPGA platformu. Algoritmus využívá speciální stromovou strukturu pro manipulaci daty, pojmenovanou MSC strom. Jedním z výstupů práce je nový způsob uložení uzlů stromu v paměti, anglicky nazvanou Left Tree Representation. Algoritmus v této implementaci vybírá ze dvou kódovacích metod - Elias alfa a ZEBC.The thesis describes the first attempt of hardware implementation of Multistream Compression (MSC) algorithm. The algorithm is transformed to series of Finite State Machines with Data path using Register-Transfer methodology. Those state machines are then implemented in VHDL to selected FPGA platform. The algorithm utilizes a special tree data structure, called MSC tree. The thesis presents new way to store nodes of the tree using the Left Tree Representation. For data encoding, the described implementation of the algorithm chooses between two methods - Elias Alpha and ZEBC