System and Baseband Design of a Direct Delta-Sigma Receiver for LTE

Monimuotoiset kommunikointistandardit, langattomien yhteyksien kasvaneet nopeudet ja pienenevät kommunikointilaitteet tuovat haasteita vastaanottimen suunnitteluun. Kehityksen suunta on kohti laajamittaista integrointia, joka soveltuu hyvin digitaalipainoitteisiin toteutuksiin. Analogisten lohkojen suorituskyky sen sijaan on hyvin riippuvainen analogisten komponenttien laadusta. Siksi on ymmärrettävää, että analogisten asteiden lukumäärä halutaan minimoida. Eräs ratkaisu tähän on delta-sigma -suoramuunnosvastaanotin, joka esiteltiin muutama vuosi sitten. Delta-sigma -suoramuunnosvastaanotin yhdistää suoramuunnosvastaanottimen, kanavasuodatuksen ja analogia-digitaali -muuntimen yhdeksi kokonaisuudeksi. Sen tuomien etujen mukana tulee myös haasteita. Esimerkiksi suunnittelu monimutkaistuu, kun eri lohkojen toiminnot yhdistetään. Tämä diplomityö, sekä siihen liittyvä kirjoittajan julkaisu, tähtäävät delta-sigma -suoramuunnosvastaanottimen suunnittelun havainnollistamiseen, sekä suunniteluprosessin nopeuttamiseen. Tämä diplomityö esittää neljännen asteen delta-sigma -suoramuunnosvastaanottimen suunnitteluprosessin ja kantataajuusosan toteutuksen. Yleinen kvantisointi- ja näytteenottoteoria käydään ensin läpi, minkä jälkeen kerrataan yleisesti tunnettu delta-sigma -muunninteoria. Kantataajuusosan vaatima suorituskyky määritellään LTE-standardin perusteella. Radiotaajuusosa on tämän diplomityön aiheen ulkopuolella ja sitä käsitellään vain tarpeen vaatiessa. Delta-sigma -suoramuunnosvastaanottimen suunnitteluvaiheet esitellään topologian valinnasta suotimen kertoimien optimointiin. Osittain ideaalisten piirisimulointien avulla määritellään olennaisimpien kantataajuusosan alilohkojen, kuten operaatiovahvistimen suorituskykyvaatimukset. Kantataajuuslohkot toteutetaan simulointien perusteella. Piirien toiminta varmistetaan simuloimalla.The multitude of different communication standards, increased wireless data speeds and ever smaller mobile communication devices present challenges to wireless receiver design. The trend is towards high level integration, which suits well for digital intensive implementations. However, the performance of the analog circuits relies heavily on the quality of analog components. Thus, there is a great interest in the reduction of the analog stages. One solution that minimizes the number of analog stages is the direct delta-sigma receiver, a receiver concept that was introduced recently. The direct delta-sigma receiver combines a direct conversion receiver, channel filtering and analog-to-digital conversion into one system. Although this offers certain benefits, the design process is more challenging as the functionalities are combined into one block. This thesis as well as the related publication by the author aims to illustrate and speed up the design of a direct delta-sigma receiver. This thesis presents the design process of a 4th-order direct delta-sigma receiver for LTE, and the implementation of the receiver baseband circuits. The basic concepts of quantization and sampling are reviewed first, after which general delta-sigma modulator theory is reviewed. The LTE standard is introduced shortly to obtain specifications for the receiver baseband. While the radio frequency front-end is out-of-scope of this thesis, the direct conversion receiver is reviewed as it is in a significant role in the direct delta-sigma receiver. The first steps of the direct delta-sigma design process, including topology selection and determining the optimal coefficients are presented. Partly ideal system level simulations are used to define specifications for the baseband circuits. Based on the specifications the schematics and layouts of the baseband circuits are implemented. Circuit and layout level simulations are used to confirm the performance