雙埠靜態隨機存取記憶體 DUAL PORT SRAM

[[abstract]]本創作提出一種雙埠靜態隨機存取記憶體，其主要包括一記憶體陣列以及複數個控制電路(2)，該記憶體陣列係由複數個記憶體區塊所組成，每一記憶體區塊設置一個控制電路，且每一記憶體區塊更包括複數個記憶體晶胞(1)，每一記憶體晶胞(1)則由一NMOS存取電晶體(M3)、二NMOS驅動電晶體(M1和M2)、二PMOS負載電晶體(P1和P2)、一第一和一第二讀取用電晶體(M4和M5)、一第一NMOS控制電晶體(MC1)、一第二NMOS控制電晶體(MC2)、一第一PMOS控制電晶體(PC1)及一第二PMOS控制電晶體(PC2)所組成。每一控制單元係連接至對應記憶體區塊中之每一記憶體晶胞的二NMOS驅動電晶體(M1和M2)的源極端，以便因應不同操作模式而控制該等源極端之源極電壓，於寫入模式時，將選定晶胞中較接近寫入用位元線(WBL)之驅動電晶體(M1)的源極設定成較接地電壓為高之一預定電壓且將選定晶胞中另一驅動電晶體(M2)的源極電壓設定成接地電壓，以便防止寫入邏輯1困難之問題，於待機模式時，將所有記憶體晶胞中之驅動電晶體的源極電壓設定成較接地電壓為高之該預定電壓，以便降低漏電流；而於讀取模式時則將所有記憶體晶胞中之驅動電晶體的源極電壓設定成接地電壓，以便維持讀取穩定度