Random Number Generators Suitable For Integration

(Doktora) -- İstanbul Teknik Üniversitesi, Fen Bilimleri Enstitüsü, 2011(PhD) -- İstanbul Technical University, Institute of Science and Technology, 2011Bu çalışmada, sürekli zamanlı kaotik devreler kullanılarak gerçek rastgele sayı üreteci tasarımı yapılmıştır. Rastgele sayı üretmek için osilatör örnekleme yöntemi kullanılmıştır. Üreteçte kullanılmak üzere üç adet kaotik devre tasarlanmıştır. Bu devrelerin şematik benzetimleri yapılarak ve ayrık elemanlarla gerçeklenerek çalışmaları incelenmiştir. Tasarımı yapılan devrelerden ikisi CMOS tranzistorlarla diğeri BJT tranzistorlarla gerçeklenmektedir. CMOS tranzistorlarla gerçeklenen kaotik devreler tümleştirilmiştir. Tümleşik devreler benzetimlere ve analizlere uygun olarak, yüksek frekanslarda kararlı bir çalışma göstermektedir. Tümleşik devrelerden daha kararlı olanı kullanılarak ayrık elemanlarla rastgele sayı üreteci gerçeklenmiş ve bit üretim hızı 2Mbit/s olan bu yapıdan yüksek rastgelelik gösteren veri üretilmiştir. Aynı devre kullanılarak biraz farklı bir yöntemle tamamen tümleşik rastgele sayı üreteci tasarımı yapılmış ve bu yapı tümleştirilmiştir. Tümleşik rastgele sayı üretecinden de 2Mbit/s hızlarında rastgele veri elde edilmiştir ve böylece sürekli zamanlı kaotik devrelerle yüksek rastgelelikte yüksek veri hızları elde edilebileceği gösterilmiştir. Bu çalışmada ayrıca osilatör örnekleme yönteminde kullanılan hızlı osilatör işareti gereksinimini düşük hızlara indirmek için yeni bir yöntem önerilmiştir. Önerilen yöntem ayrık elemanlarla gerçeklenmiş sürekli zamanlı kaos tabanlı rastgele sayı üretecinde denenmiş ve yöntemin, hızlı osilatör frekansını 1/4 oranında düşürdüğü belirlenmiştir. Bu çalışmada yapılan bütün benzetim işlemleri için 0.35μm CMOS üretim parametreleri ve CADENCE geleneksel tümleşik devre tasarım araçları kullanılmıştır.In this work, a true random number generator exploiting continuous time chaotic circuits has been designed. The oscillator sampling method has been used to generate random numbers. Three chaotic circuits have been designed to be used in the generator. These circuits have been investigated by schematic simulations and the circuits made with discrete components. Two of the designed circuits are made with CMOS transistors and the other with BJT transistors. Chaotic circuits designed with CMOS transistors have been integrated. Integrated circuits have shown stable behavior in high frequencies just as in simulations and analysis. A random number generator has been realized by discrete components exploiting the more stable integrated circuit and from this generator, random numbers with high randomness at throughput speed of 2Mbit/s has been generated. Exploiting the same chaotic circuit using a little different method a fully integrated random number generator has been designed and integrated. From this integrated random number generator random data with a throughput seed of 2Mbit/s has been generated again and therefore it is shown that high throughput speed with high randomness can be generated by exploiting continuous time chaotic circuits. In this work, a new method has been proposed to decrease the speed of high speed oscillator used in oscillator sampling method. The proposed method has been tested with a continuous time chaos based random number generated made with discrete components and it is determined that the method has decreased the frequency of high speed oscillator in a 1/4 ratio. In this work, 0.35μm CMOS process parameters and CADENCE traditional integrated circuit design tools are used in all simulations.DoktoraPh