Aceleração de hardware em sistemas embarcados para aprendizado de máquina utilizando KNN em FPGA

Aprendizado de máquina tem se tornado uma ferramenta essencial para qualquer sistema de tomada de decisão. Devido a limitações de performance impostas por arquiteturas tradicionais que utilizam Central Processing Units (CPUs), para aplicações mais críticas, métodos de aceleração com Graphical Processing Unit(GPU) e Application Specific In-tegrated Circuit(ASIC) têm sido empregados. No entanto, quando aplicadas a sistemas embarcados, estas apresentam limitações relacionadas a tamanho físico e complexidade. Para resolver estes problemas, a utilização da tecnologia Field Programmable Gate Array (FPGA) tem se mostrado promissora devido a sua grande eficiência, paralelismo real, reconfigurabilidade e flexibilidade. Diante disso, este estudo tem como objetivo, além de fazer uma revisão aprofundada da bibliografia, apresentar arquiteturas projetadas em FPGA que buscam minimizar tais limitações, maximizando a eficiência, sem perda de performance significativa e de modo a viabilizar sua utilização em sistemas embarcados. Resultados mostram ganhos em performance acima de 95% quando utilizando um hardware especialista desenvolvido em FPGA utilizando o algoritmo de aprendizado de máquina K-Nearest Neighbor (KNN). O estudo também explora algumas limitações da arquitetura e modos de tentar minimizá-lasMachine learning has become an essential tool for any decision-making system. Perfor-mance limitations imposed by traditional architectures using Central Processing Units (CPUs), for more critical applications, acceleration methods with Graphical ProcessingUnit (GPU) and Application Specific Integrated Circuit (ASIC) have been used. However, when embedded systems are applied, they impose limitations on physical size and complexity. To solve these problems, the use of Field Programmable Gate Array (FPGA) technology has been promising due to its great efficiency, real parallelism, reconfigurability and flexibility. Therefore, this study aims, in addition to a thorough review of the bibliography, to present architectures designed in FPGA that seek to minimize such limitations, maximizing efficiency, without loss of performance, in order to enable use in systems shipped. Results presented gains in performance above 95 % when using a hardware specialist developed in FPGA using the machine learning algorithm KNN. The study also explores some architectural limitations and ways of trying to minimize them77 p