Implementación hardware de un test estadístico para aplicaciones criptográficas con un circuito automático de seguridad

Este proyecto propone una opción para un sistema de verificación de algoritmos criptográficos basado en el estudio de la aleatoriedad de una muestra de bits generada. Existen numerosos paquetes de pruebas estadísticas de entre las que se ha elegido el grupo desarrollado por el NIST ya que contiene un software libre del conjunto de test desarrollado en C. El estudio de esta memoria abarca la implementación hardware de una de estas pruebas con el fin de utilizar las prestaciones de alta velocidad computacional y versatilidad que ofrecen las FPGAs. Además se desarrolla un sistema de autentificación anti copia para este tipo de tecnología basado en el sistema de identificación DNA y la reconfiguración parcial del diseño.Ingeniería Técnica en Electrónic