DISEÑO DE CONVERTIDOR ANALÓGICO DIGITAL EN FPGA

Los conversores análogo-digital (ADC) representan en forma digital el valor de tensión en su entrada. Estos dispositivos encuentran aplicación en la mayoría de los dispositivos electrónicos que utilizamos a diario. Actualmente existen varias arquitecturas con las cuales se fabrican los ADC, éstas incluyen los ADC sigma-delta, flash, de aproximaciones sucesivas (SAR), entre otros. El precio de estos en el mercado internacional puede variar considerablemente en dependencia de la resolución y velocidad que puedan alcanzar. En el presente trabajo se diseña e implementa un ADC tipo SAR sobre una Matriz de Arreglo Programable (FPGA). Para ello se utilizó una entrada diferencial de bajo voltaje (LVDS) para actuar como comparador y un circuito integrador formado por una resistencia y un capacitor los cuales funcionan como convertidor digital - analógico. Se siguió el algoritmo planteado por la arquitectura, obteniendo una resolución 8 bits con una velocidad aproximada de 100Ksps (Kilo samples por segundo). Se utilizaron varias plataformas, dos de las cuales se encuentran presentes en el laboratorio de electrónica de la universidad, las cuales incluyen la placa DE1 con una FPGA Altera Cyclone II, la Basys 2 con una FPGA Spartan 3E de Xilinx y La placa Minized con una FPGA Zynq 7Z007S igualmente de Xilinx. Los resultados obtenidos permiten realizar un gran número de experimentos a fin de estudiar el funcionamiento interno de los ADC, así como para formar parte de futuros proyectos que requieran el uso simultaneo de estos dispositivo