Diseño de una Cache de Primer Nivel con Tecnología DWM

La cache de primer nivel es especialmente crtica para el rendimiento del procesador. Los procesadores actuales implementan esta cache con un tamaño relativamente pequeño debido a las restricciones de área existentes en el pipeline del procesador. Estas caches se implementan con tecnología SRAM, la cual, comparada con otras tecnologías, presenta una baja densidad de integración. Se han propuesto caches de nivel inferior con tecnologías magnéticas más densas como es el caso de DWM. Estas tecnologíasa presentan inconvenientes como la latencia introducida por el desplazamiento de la información necesario para leer/escribir. Este incremento de latencia es especialmente crítico para las caches de primer nivel. En este trabajo se propone el diseño de una cache DWM para la cache de datos de primer nivel. El diseño introduce dos innovaciones principales (múltiples puertos y organización de conjuntos entrelazada). Además, se propone una nueva organización interna que elimina por completo la latencia por desplazamiento en un 73% de los aciertos. La organización propuesta mejora en un 15% el rendimiento global del procesador con respecto a una organización convencional