Unidad de procesamiento específico dedicada al cómputo de inteligencia artificial

El proyecto presentado tiene como objetivo el diseño de una unidad de procesamiento especializada en el cómputo de modelos de inteligencia artificial, mediante el uso de módulos operadores específicos dedicados a instrucciones esenciales para el cómputo de dichos modelos. El circuito final tiene una arquitectura de 16 bits, y está compuesto por seis módulos operadores, dos de ellos dedicados a operaciones aritméticas comunes como son la suma y el producto de números enteros. Otros dos módulos están dedicados a operaciones matriciales como el producto y la transposición, y los dos últimos permiten realizar dos operaciones específicas, el cálculo de la función de activación ReLU y el producto escalar de dos vectores. La integración de todos los módulos operadores en el circuito final requiere de elementos de control para seleccionar el tipo de operación o especificar ubicaciones en la carga y salida de datos. Para ello la unidad de procesamiento cuenta con un conjunto de componentes de control como multiplexores o demultiplexores de diferentes tamaños. La implementación se ha realizado con el lenguaje de programación hardware VHDL. La verificación del funcionamiento mediante un conjunto de pruebas se ha realizado utilizando el entorno Xilinx Vivado. Abstract: The presented project aims to design a specialized processing unit for the computation of artificial intelligence models. This will be achieved by using dedicated operator modules that handle essential instructions for computing these models. The final circuit has a 16-bit architecture and is composed of six operator modules. Two of these modules are dedicated to common arithmetic operations, such as addition and multiplication of integers. Another two modules are dedicated to matrix operations, specifically matrix multiplication and transposition. The remaining two modules enable two specific operations: computing the ReLU activation function and performing scalar multiplication of two vectors. The integration of all the operator modules in the final circuit requires control elements to select the type of operation or specify locations for data input and output. To accomplish this, the processing unit includes a set of control components such as multiplexers and demultiplexers of different sizes. The implementation has been carried out using the VHDL hardware programming language. The functionality has been verified through a set of tests using the Xilinx Vivado environment