Die hoch-integrierte Leiterplatte mit eingebetteten Chips - Ergebnisse aus dem EU-Projekt Hiding Dies: Vortrag gehalten auf der 14. FED-Konferenz, Kassel, 21.-23.09.2006

Das von der Europäischen Union geförderte Projekt HIDING DIES entwickelt eine Technik zur Einbettung aktiver Komponenten, Halbleiterchips mit einer Dicke von 30-60µm, in HDI-Lagen der Leiterplatte. Der Prozess zur Einbettung wird mit den Projektpartnern (AT&S, Datacon, CWM, IMEC, Philips, Nokia, TU Berlin) hinsichtlich der industriellen Umsetzbarkeit entwickelt. Dabei kommt es auf industrienahe Entwicklung an, um eine gute Akzeptanz und möglichst schnelle Einführung der neuen Technologie in die bestehenden Produktionsabläufe zu ermöglichen. Im Rahmen des Projektes wurde ein Prozess entwickelt und parallel dazu thermomechanische Simulationen durchgeführt, die mit den ersten Ergebnissen der Zuverlässigkeit (Reflowtests, Temperaturwechseltest, Feuchtelagerung) präsentiert werden. Die Ergebnisse der Simulation und der Zuverlässigkeitstests zeigen gute Ergebnisse, die eine Motivation für die Weiterentwicklung sind. Der Prozess der Chipeinbettung in HDI-Lagen der Leiterplatte basiert auf derzeit vorhandenen Leiterplattentechnologien. Der Aufbau einer solchen Leiterplatte stellt allerdings neue Anforderungen an die Prozesslogistik und das Design der Leiterplatte. Speziell die neuen Möglichkeiten im Design lassen viel Spielraum für neue Konzepte. So können Komponenten extrem dicht nebeneinander oder übereinander gepackt werden, was für Hochfrequenzschaltungen, extrem dünne Aufbauten/Packages und hochintegrierte Baugruppen interessant ist