Ein FPGA-Ansatz zur Anwendung von PRP/HSR-Redundanzprotokollen mit IEEE 1588 Zeitsynchronisation in der Automatisierungstechnik

Dieser Beitrag präsentiert die Abbildung der stoßfreien Redundanzprotokolle PRP und HSR in Kombination mit IEEE 1588 basierter Zeitsynchronisation auf eine konfigurierbare CPU/FPGA-basierte RedBox-Architektur. Kernfunktionen der Protokolle PRP, HSR und IEEE 1588 werden dabei auf das FPGA abgebildet. Eine CPU setzt die Steuerungsaufgaben des Protokolls um. Ein optionaler Standard-Switch-ASIC stellt eine direkte Kommunikation zu mehreren Netzwerkgeräten her. Für Testzwecke wird eine spezielle eingebettete Plattform vorgeschlagen, welche aus einem FPGA und einem kommerziell verfügbarem Switch-ASIC besteht. Die Ergebnisse zeigen, dass ein kostengünstiges Altera Cyclone IV FPGA mit 74.000 Logikelementen die Anforderungen für eine Protokollverarbeitung bei 100 MBit/s pro Port erfüllt. Frames minimaler Größe werden vom FPGA zweimal schneller weitergeleitet als bei anderen Implementierungen. Drei verbundene PRP/HSR-RedBoxen und ein IEEE 1588 Clock-Master synchronisieren sich unter Laborbedingungen mit einer Genauigkeit von 30 ns. Somit kann die RedBox flexibel in zeitsynchronisierte industrielle Netzwerke integriert werden, um die Zuverlässigkeit der Kommunikation signifikant zu erhöhen