Application-oriented FPGA architectures : Virtual Coarse Grained Reconfigurable Array for calculating arithmetic operation

Sowohl in Anlagen mit Hochgeschwindigkeitsrechensystemen als auch in der Industrie in so genannten smarten Problemlösungen spielen Rechenbeschleuniger eine immer bedeutendere Rolle. Diese wissenschaftliche Arbeit befasst mich mit der Untersuchung anwendungsorientierter FPGA-Architekturen, um die Lücke zwischen Performanz und Energieverbrauch zu verkleinern oder gar zu schließen. Sie untersucht zunächst die optimale Granularität einer Architektur für einen Algorithmus. Anhand der Auswertung einer umfangreichen Versuchsreihe mit ca. 650 Simulationen und etwa 200 verschiedenen Architekturen wird versucht einen FPGA mit optimalen Eigenschaften für eine Beschleunigerhardware abzuleiten. Für die Untersuchung wird das Evaluationswerkzeugs Verilog-To-Routing genutzt, dessen Steuerung nebst dem Parsen der Ergebnisse mittels Python automatisiert wird. Basierend auf den Ergebnissen dieser Granularitätsuntersuchung wird die Einführung einer parameterisierbaren CGRA-Architektur beschrieben, welche als Overlay auf einer beliebigen FPGA-Architektur aufgebracht werden kann. Die ersten Ergebnisse einer Evaluation mit einem Faltungsalgorithmus weisen auf Probleme beim Datentransfer zwischen einem Prozessorsystem und dem VCGRA als Beschleuniger hin, weshalb in zusätzliche Module für eine Entspannung dieses Flaschenhalses investiert wird. Aus Überlegungen entstehen so genannte Pre-Fetcher und Datenpuffer, eine Memory Management Unit und eine zentrale Steuerstelle, die Central Control Unit, welche das VCGRA zu einer Gesamtarchitektur ergänzen. Die Entwicklungsschritte und Evaluation dieser zusätzlichen Module erfolgt nun in SystemC, statt in VHDL, um den Zyklus von Design und Evaluation zu verkürzen. Im Zusammenhang mit der Central Control Unit wird ein Maschinencode im Binärformat und ein passender Assemblerbefehlssatz entworfen, um das VCGRA autark zu steuern. Alle Werkzeuge und die Architektur stehen unter Open-Source- Lizenzen der wissenschaftlichen Community zur Verfügung.Both in plants with high-speed computing systems and in industry in so-called smart problem solutions, computing accelerators play an increasingly important role. This scientific work deals with the investigation of application-oriented FPGA architectures in order to reduce or even close the gap between performance and energy consumption. It first investigates the optimal granularity of an architecture for an algorithm. Based on the evaluation of an extensive series of experiments with about 650 simulations and about 200 different architectures, an attempt is made to derive an FPGA with optimal characteristics for an accelerator hardware. For the investigation the evaluation tool Verilog-To-Routing is used, whose control is automated by means of Python in addition to the parsing of the results. Based on the results of this granularity investigation, the introduction of a parameterizable CGRA architecture is described, which can be applied as an overlay on any FPGA architecture. The first results of an evaluation with a convolutional algorithm indicate problems with the data transfer between a processor system and the VCGRA as accelerator, which is why investments are made in additional modules to relax this bottleneck. Considerations result in so-called pre-fetcher and data buffers, a memory management unit and a central control unit, which complement the VCGRA to form an overall architecture. The development steps and evaluation of these additional modules are now done in SystemC, instead of VHDL, to shorten the cycle of design and evaluation. In conjunction with the central control unit, machine code in binary format and a matching assembly instruction set will be designed to control the VCGRA autonomously. All tools and the architecture are available under open source licenses to the scientific community