Implementation of AES (Advanced Encryption Standard) encription systems on hardware for security

Dissertação de mestrado integrado em Engenharia Electrónica Industrial e ComputadoresA dissertação aqui apresentada debruça-se sobre o protocolo de encriptação Advanced Encryption Standard (AES), nomeadamente sobre a sua implementação em hardware reconfigurável e sobre a resistência desta a ataques baseados na análise do consumo destes componentes. O trabalho aqui descrito visa incidir, desse modo, no estudo e implementação de métodos de protecção e countermeasures que permitam estabelecer um nível de segurança contra ataques de Side-channel (SCA) alicerçados na observação e análise de consequências da implementação. Os mais comuns, e os que aqui serão estudados, são os ataques assentes na análise do consumo eléctrico dos componentes, nomeadamente o Single Power Analysis (SPA) e o Differential Power Analysis (DPA). O primeiro é baseado numa observação directa da variação do consumo por parte do atacante que dele retira a informação, identificando-a através do seu traçado. O segundo, bastante mais complexo e eficaz, usa técnicas de correcção de erro e análise estatística para extrair informação, tornando muito mais difícil de prevenir. Estes ataques baseiam-se no facto de o pico de consumo dos transístores se verificar quando estes transitam de estado. Para um sistema sem nenhuma countermeasure contra este tipo de ataques o consumo energético será directamente relacionado, tanto com o texto a encriptar (plaintext), como com a chave (key) e com o texto cifrado (ciphertext). Munido com o conhecimento dos consumos e do texto encriptado ou a encriptar o atacante, através de métodos de eavesdropping, ou seja escutando o canal de comunicação, pode descobrir parte da chave de encriptação. É necessário, portanto, dissociar a informação presente aquando do uso encriptador/desencriptador da sua pegada de consumo a qualquer instante do processo. Para este efeito, foram desenvolvidas diversas técnicas, ora baseadas na introdução de factores aleatórios de modo a dificultar o ataque, ora em homogeneizar o consumo ao longo do funcionamento de modo a evitar o dito. No texto abaixo está descrito o estudo, desenvolvimento, implementação e análise de um encriptador/desencriptador AES em FPGA com as respectivas countermeasures necessárias para poder ser visto como um sistema mais seguro em relação ao tipo de ataques acima referidos.The dissertation presented here debates the Advanced Encryption Standard (AES), namely about its implementation on reconfigurable hardware and its resistance to attacks based on the analysis of the consumption of these devices. As so, the work here wants to describe the study and implementation of protection methods and countermeasures that allow establishing a security level against Side-Channel Attacks (SCA) based on the observation and analysis of the consequence of the implementation. The ones typically used, the same that are studied here, are attacks based on the analysis of the electrical consumption of the device, namely Single Power Analysis (SPA) and Differential Power Analysis (DPA). The first is based on a direct observation of the variation of the consumption by the attacker that withdraws information from it, identifying it by its trace. The second, a lot more complex and effective, uses technics based on error correction and statistical analysis to extract information, becoming more difficult to prevent. This attacks are built upon the fact that the peak of the transistor consumption is observed when they change of state. For a system with no countermeasure against these kinds of attacks the energy consumed is directly related with the plaintext, the key and the ciphertext. Equipped with the knowledge of the consumptions and the ciphered or plain text the attacker, using eavesdropping methods, observing a communication channel may discover part of the encryption key. As a consequence, it is necessary to disconnect the information that is present when the device is in use from its consumption footprint on any instant of the process. To that effect, they were developed several technics, ones based on the introduction of random factors as a way of hindering the attack, others with the intent of normalizing the consumption, during the device work, trying to fully avoid it. On the text bellow is described the study, development, implementation and analysis to a AES device on FPGA with its countermeasures needed to be seen as a safer system against the attacks designated before