Design of frequency dividers for fractional-N frequency synthesizers

Sintetizatori frekvencija se koriste kada je potrebno održavati točno određenu frekvenciju izlaznog signala. Stabilnost sintetizatora osigurava se sklopom za sinkronizaciju faze (Phase- Locking Loop, PLL). U povratnoj vezi PLL-a nalazi se necjelobrojno djelilo frekvencije kojime se odabire točan kanal i smanjuje frekvencija kako bi ostali sklopovi u sintetizatoru mogli raditi na manjim brzinama. Zbog rada na visokim frekvencijama, u projektiranju djelila potrebno je kombinirati CML logički stil (strujom upravljane krugove) i standardnu logiku. U ovome radu se analizira i projektira necjelobrojno djelilo frekvencije za komunikacije na 2 GHz s tehnikama oblikovanja šuma pomoću sigma-delta modulatora.A frequency synthesizer is used to maintain a specific frequency of a signal. A synthesizer is made of a Phase-Locking Loop which ensures the stability of the frequency at its exit. The loop has a negative feedback with a frequency divider which is used for selecting the channels and reducing the frequency so the rest of the loop can work at lower speed. Because of its high operating frequency, the divider design combines CML logic style (Current-Mode Logic) and standard logic at lower frequencies. In this research you can find a complete analyses and design procedure of the fractional frequency divider, including noise shaping using sigma-delta modulator