Design of Ring Oscillator in 180-nm Technology for Process Monitoring and for Generating Clock Reference

U okviru diplomskog rada projektiran je prstenasti oscilator sa svojstvom samopodešavanja statičke radne točke. Glavni cilj je smanjenje ovisnosti izlazne frekvencije o temperaturi u odnosu na konvencionalne arhitekture. Prethodni dizajn namijenjen proizvodnji u 65-nanometarskom proizvodnom procesu prilagođen je za izvedbu u 180-nanometarskom procesu. Projektirane su oscilatorske jezgre frekvencija 200 MHz i 400 MHz, a njihova svojstva uspoređena su s dvjema jednostavnijim arhitekturama. Opisane su prednosti i nedostaci. Prikazan je proces projektiranja oscilatora te rezultati simulacija koji potvrđuju da se rad oscilatora podudara s očekivanjem.In this master thesis, a self-biased ring oscillator is designed. The primary goal is the reduction of output frequency variation with temperature when compared to conventional architectures. A previous design which targeted the 65-nm process node is adapted for operation on a 180-nm node. Oscillator cores with nominal frequencies of 200~MHz and 400~MHz are designed and their performance is compared with two simpler architectures. Improvements and disadvantages are described. The design process of the oscillator is presented together with simulation results, which verify that oscillator performance is in line with expectations