Processamento de erros grosseiros para estimadores de estados híbridos baseados em rotações de Givens em blocos

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2021.Recentemente, novas arquiteturas de Estimadores de Estados de Sistemas de Potência foram desenvolvidas para permitir a inclusão de medidas fasoriais sincronizadas no processo de estimação. Este tipo de medida tende a aprimorar a qualidade das estimativas -- e, por consequência, a segurança da operação em tempo real -- tendo em vista sua maior taxa de amostragem e nível de acurácia quando em comparação às convencionais medidas SCADA. Das arquiteturas de estimação híbridas já propostas, destacam-se as que são constituídas por dois estágios de estimação distintos, pois permitem preservar a infraestrutura de estimação já existente e consolidada, baseada no sistema SCADA. Além disso, possibilitam a utilização de um estimador linear para o processamento das medidas fasoriais, sendo esta uma grande vantagem computacional. Para isso, são utilizadas, no segundo estágio, medidas fasoriais expressas em coordenadas retangulares, cujo processamento é realizado através de um algoritmo sequencial ortogonal baseado em rotações de Givens em blocos. Nesta dissertação de mestrado é abordado um tema apenas preliminarmente discutido em trabalhos prévios: o processamento de erros grosseiros em associação à nova classe de estimadores descrita acima. É desenvolvida uma extensão das técnicas convencionais de detecção, identificação e remoção de erros grosseiros, de maneira a serem compatíveis com o processamento em blocos. Além disso, como segunda principal contribuição deste trabalho, é investigada a perda de desempenho da técnica de detecção de erros grosseiros baseada no teste-J($\hat x$) quando aplicado a redes elétricas de grande porte. Visando solucionar este problema, é desenvolvida nesta dissertação uma técnica de partição ótima do plano de medição fasorial. A eficácia das técnicas propostas é avaliada mediante a condução de simulações computacionais nos sistemas-teste IEEE-14, 30-, 57-, 118- e 300-barras. Os resultados obtidos mostram a correta funcionalidade das estratégias desenvolvidas, bem como desempenho amplamente satisfatório, tanto em termos de detectabilidade e identificabilidade de erros grosseiros em medidas fasoriais, quanto em termos de eficiência computacional.Abstract: Recently proposed power system state estimators architectures allow the imbedding of synchronized phasor measurements into the estimation process. This class of measurements tend to improve the quality of the estimates -- and therefore the security of real-time operations -- what comes as a consequence of their higher sampling rates and superior accuracy level as compared with SCADA measurements. Among the hybrid estimation architectures proposed in the past, those composed by two estimation stages stand out for preserving the existing SCADA-based estimators, and also for enhancing the computational efficiency by processing phasor data through a linear second-stage estimator. The latter is achieved through the use of phasor measurements in rectangular coordinantes, which are processed by employing the recently proposed block version of orthogonal Givens rotations. This Master thesis is aimed at developing methods for bad data detection and identification associated to that new class of hybrid estimators -- a topic which is only briefly addressed in the literature. A blocked extension of conventional methods for detection, identification and removal of bad data is proposed. As a second major contribution, investigations are conducted on the performance loss of the J($\hat{x}$)-test for detection of bad data when applied to large networks. To address this issue, an optimal network partition method is proposed in order to overcome the above mentioned performance degradation. The effectiveness of the proposed procedures is evaluated through several tests conducted on different benchmark networks, namely, the IEEE 14, 30-, 57-, 118 and 300-bus test systems. The results reveal conforming functionality, and also good performance in terms of both bad data detection and identification rates, as well as in computational efficiency