Tehokkaat menetelmät ohjelmiston liittämiseksi laitteistokiihdyttimeen huippuluokan yhden sirun järjestelmissä

State-of-the-art System-on-Chips (SoCs) deal with multiple interconnections between hardware (HW) and software (SW). To achieve optimized performance, SoC and intellectual property (IP) designers have to investigate more efficient ways, in terms of performance, power, area, and memory usage, to interface HW and SW to develop optimized HW/SW codesign platforms. The purpose of this Master’s thesis is to answer this challenge by investigating efficient methods for interfacing the software to a hardware accelerator IP core in a state-of-the-art SoC using SystemC. The typical SoC analyzed in this Master’s thesis consists of an ARM CPU subsystem sending commands to the HW IP core using various methods. In this thesis, these methods utilize HW FIFO units inside the IP core as well as Producer and Consumer Queues (PCQs) both inside the IP core and in the external memory. On the other hand, the hardware accelerator IP core needs to receive SW commands and send results and command completion replies, accordingly. To avoid any timing issues, proper handshaking is an essential part when processing the commands in the system. The handshaking and on-chip communication bus protocol used in this thesis is Advanced eXtensible Interface (AXI). AXI is, in fact, a part of Advanced Microcontroller Bus Architecture (AMBA), which is a larger, openly available communication standard developed by British ARM Ltd. At the beginning of this thesis, HW/SW interface theory and handling strategies are analyzed. These strategies include both internal and external PCQs and internal HW FIFO units. Then, the system design model and read/write accesses are parameterized to especially compare the performances of external PCQs and internal FIFOs to efficiently utilize on-chip communication. It proves that external PCQs are faster than internal HW FIFOs when the simultaneous command number exceeds 8 even though the PCQs are slower than the FIFOs when considering processing and reachability delays. This is due to the burst behavior PCQs support but not FIFOs.Huippuluokan yhden sirun järjestelmät (System-on-Chip, SoC) ovat monimutkaisia laitteiston ja ohjelmiston muodostamia kokonaisuuksia. Parhaimman suorituskyvyn saavuttamiseksi SoC-suunnittelijoiden täytyy löytää tehokkaita tapoja yhteenliittää laitteisto ja ohjelmisto, mihin haasteeseen tämä diplomityö vastaa. Tässä diplomityössä analysoitu SoC koostuu ARM-suorittimesta (ARM CPU), joka lähettää komentoja laitteistokiihdyttimelle hyödyntäen erilaisia strategioita. Tämän diplomityön puitteissa nämä tavat hyödyntävät joko sisäisiä first in, first out -jonomuistiin (FIFO) perustuvia laitteistoyksiköitä tai ulkoisia tai sisäisiä tuottaja- kuluttaja -periaatteeseen (PCQ) perustuvia muistiyksiköitä. Toisaalta laitteistokiihdyttimen on vastaanotettava ja vastattava ohjelmiston lähettämiin komentoihin. Kättelyprosessi on olennainen osa CPU-komentojen käsittelyä ajoitusongelmien välttämiseksi. Tässä diplomityössä käytetty kättelyprotokolla on Advanced eXtensible Interface (AXI), joka on brittiläisen ARM Ltd:n kehittämä tietoliikenneväyläproto kolla yhden järjestelmän sirujen sisäiseen kommunikaatioon. AXI on osa suurempaa, vapaasti saatavissa olevaa Advanced Microcontroller Bus Architecture -standardia (AMBA), joka on niin ikään ARM Ltd:n kehittämä. Diplomityön aluksi käydään läpi tarvittavat tiedot AXI-kättelyprotokollan ymmärtämiseksi sekä tämän työn kannalta relevantteja tapoja yhteenliittää laitteisto ja ohjelmisto. Tämän jälkeen tutkittava järjestelmä ja sen luku- ja kirjoitustoimin- not parametrisoidaan, jotta eritysesti ulkoisten PCQ- ja sisäisten FIFO-yksiköiden tehokkuutta voidaan vertailla SystemC-mallien avulla. Lopulta diplomityössä selviää, että ulkoiset PCQ-yksiköt ovat sisäisiä FIFO yksiköitä nopeampi tapa yhteenliittää laitteisto ja ohjelmisto, jos tutkittava SoC käsittelee enemmän kuin kahdeksaa rinnakkaista datapakettia. Näin siitäkin huolimatta, että ulkoinen PCQ-muisti on saavutettavuuden ja prosessoinnin kannalta hitaampi kuin sisäiset FIFO-yksiköt. Ilmiö selittyy kuitenkin niin kutsutulla purskeilmiöllä, jota PCQ:t tukevat mutta FIFO:t eivät