Procesado de comunicaciones Time-Sensitive Networking (TSN) en FPGA y análisis de las mismas en PC

Hoy en día, la industria 4.0 es una realidad y junto con ella la tendencia de introducir el internet de las cosas (IoT, Internet of Things) y los CPS (Cyber-Physical-Systems) al mundo de las Tecnologías de la Operación (OT, Operational Technology), de la industria. Para esto, no basta con la tecnología hasta ahora utilizada en el ámbito de las tecnologías de la información (IT, Information Technology); ya que ésta no cumple con los requisitos específicos de la automatización industrial como son: la fiabilidad, la eficiencia y el determinismo. Como solución a este problema surge Time-Sensitive Networking (TSN). Un conjunto de estándares en curso dentro del grupo de estandarización de IEEE, para garantizar comunicaciones en tiempo real y con baja latencia. Por otro lado, también ofrece mayor ancho de banda, rango físico, espacio de direccionamiento, etc., evitando así limitaciones, que protocolos de campo como CAN o PROFIBUS presentan. TSN permite adaptarse de esta manera a la industria 4.0 y comunicarse o controlar datos en tiempo real, siendo ésta una de las mayores demandas por parte de la industria hoy en día. Por otro lado, junto a estos estándares de IEEE es necesario un hardware que sea capaz de obtener el beneficio completo que TSN ofrece. Los sistemas basados únicamente en microprocesador presentan problemas de eficiencia y fiabilidad en comunicaciones con alta tasa de transferencia y tramas de gran tamaño. Por otro lado, los circuitos integrados para aplicaciones específicas (ASIC, Application-Specific Integrated Circuit) presentan problemas de obsolescencia frente a la constante evolución de los estándares de TSN. Finalmente, la utilización de un SoC (System-on-Chip) con FPGA (Field-Programmable Gate Array), que integra un procesador y la parte de lógica programable, resulta ser la solución más completa. Esta, añade flexibilidad ya que permite la reconfiguración y la FPGA permite llevar a cabo una comunicación en tiempo real fiable. Por otra parte, los estándares TSN no son soportados en numerosos dispositivos ya conectados a la red, como tarjetas de red estándares y eso puede provocar una pérdida de información constante. De hecho, equipos de análisis de redes o PC-s no especializados no procesan adecuadamente las tramas, llegando a eliminar ciertas cabeceras de los paquetes y perdiendo de esa manera información importante de los mismos. Teniendo esto en cuenta, en este proyecto se pretende realizar un IP Core que se pueda integrar en un switch de TSN implementado en un SoC con FPGA. Este IP Core, permitirá encapsular tráfico TSN en tramas de ethernet estándar, para desencapsularlas posteriormente en un PC. Con ello, se podrá analizar el tráfico TSN en equipos no especializados. Además, como el equipo a utilizar es reconfigurable esto permitirá ajustar o modificar el encapsulado según TSN evolucione