Dynamische partielle Rekonfiguration von SoCs in einem Netzwerk zur Beschleunigung von verteilten Berechnungen

Die Berechnung komplexer Algorithmen oder von großen Datenmengen, wie sie beispielsweise bei der Untersuchung von Funksignalen auftreten, erfordern eine hohe Rechenleistung. Diese Leistung wird zum einen durch Supercomputer erreicht, zum anderen durch den Zusammenschluss vieler „normaler“ Computer zu einem Distributed Computing Netzwerk. Diese Computer haben durch ihren Aufbau sowie der darauf laufenden Software eine geringenWirkungsgrad im Bezug auf das Berechnen der unterschiedlichen Aufgaben. Die Verwendung von FPGAs mit einer angepassten Hardware fand hier bisher keine Verwendung, da die Konfiguration dieser bereits beim Einschalten zu erfolgen hatte. Unter der Verwendung der dynamischen partiellen Rekonfiguration wird ein Distributed Computing Netzwerk entworfen, welches die Berechnungen auf FPGAs ausführt. Hierzu wird in dieser Arbeit ein SoC-Client sowie ein Server für den Aufbau eines Netzwerkes und ein Beispiel Projekt entwickelt. Der SoC-Client basiert dabei auf einem Xilinx FPGA und dem MicroBlaze Mikroprozessor. Dieser ist über ein Ethernet Interface an den Server gebunden und empfängt die Rekonfigurationsdateien und Datensätze, welche zu berechnen sind. Der rekonfigurierbare Bereich wird dabei über ein Interface als Bus-Master an das System angeschlossen, so dass dieser Daten eigenständig aus dem Speicher lesen und in den Speicher schreiben kann. Die Topologie des Netzwerkes basiert auf der Client-Broker-Server Architektur, um die vorhanden SoCs auf die Projekte zu verteilen. Die Projekte stellen hierbei die einzelnen Konfiguration und die dazugehörigen Datensätze bereit. Dieses wurde mit einer Bildverarbeitung aus einem autonomen Fahrzeug erfolgreich getestet.The computation of complex algorithms or large amounts of data, such as those occur in the study of radio signals, require a high computing power. This performance is achieved firstly through supercomputers or by the merge of many other "normal" computers to a distributed computing network. These computers have in their structure and the software running on the computer a low efficiency in terms of calculating the different tasks. The use of FPGAs with an adjusted hardware has not been used for distributed computing, since the configuration of the FPGAs has to be done when the system is switched on. By using the dynamic partial reconfiguration a distributed computing network is designed, which performs computations on FPGAs. For this purpose a SoC client and a server for the construction of a network and a sample project are developed in this work. The SoC client is based on a Xilinx FPGA and a MicroBlaze Microprocessor. It is also connected to the server with a ethernet interface and receives reconfiguration data and records, which are calculated. The reconfigurable area is connected via an interface as a bus master to the system so that this can independently read data from the memory and write onto the memory. The topology of the network is based on the broker-client-server architecture to distribute the available SoCs on the projects. The projects provide the individual configurations and the associated records. This system was successfully tested with a image processing of an autonomous vehicle