Diseño, implementación y simulación de un procesador basado en MIPS

Este proyecto se basa en el análisis de las arquitecturas de computadores, en concreto la arquitectura MIPS, y los parámetros que conforman su definición. A partir de este análisis se ha diseñado una arquitectura reducida basada en MIPS, definiendo su conjunto de instrucciones, sus componentes, su ruta de datos y sus herramientas de control. Basándose en esta arquitectura se ha implementado un procesador segmentado en el lenguaje de descripción de hardware VHDL. El funcionamiento de este procesador se ha comprobado con un programa sencillo que calcula los veinte primeros números de la sucesión de Fibonacci. Tanto la implementación del procesador como las pruebas se han realizado con la herramienta Xilinx Vivado 2019.2. Abstract: This project is based on the analysis of computer architectures, specifically the MIPS architecture, and the parameters that make up their definition. From this analysis, a reduced architecture based on MIPS has been designed, defining its instruction set, its components, its data path, and its control tools. Based on this architecture, a pipelined processor has been implemented in the hardware description language VHDL. The correct operation of this processor has been tested with a simple program that calculates the first twenty numbers of the Fibonacci sequence. Both the implementation of the processor and the tests have been carried out with the Xilinx Vivado 2019.2 tool