Traces reusepPotential in ARM Architectures.

The continuous increase in the need for high processing power makes computer designs increasingly complex. Since most of the applications are general purpose, the development of dedicated hardware is often unfeasible. In parallel with the increase in computing power, energy consumption may also be increased. Thus, techniques were developed in order to provide high processing power while reducing or mantaining energy consumption. One of these strategies is called Value Reuse, which exploits recurring and predictable parts that make up most of the executed instructions. The goal of these techniques is to avoid the re-execution of known instructions, which reduces the number of executed instructions and preserves the original context of the application. Value reuse techniques memorize previous executions of instructions, blocks, or traces, with the hope of reusing them when they arise with the same input context again. Although showing great potential for both performance and energy consumption improvement, trace reuse techniques have not been studied for one of the most widely available computer architectures yet: the ARM architecture. ARM processors are common in mobile devices such as cell phones, smartphones, tablets and calculators. This category of devices increasingly demands for processing power, while always committed to a low power consumption. In this work, the architectural features of ARM and its instruction set are evaluated. Afterwards, the potential of reuse of the MiBench benchmarks is analyzed. For this, a trace reuse strategy and its storage structure are presented, which are evaluated with different ways of structuring traces and their impacts in buffers of different sizes. The experiments with MiBench benchmarks show that it is possible to achieve 18.4% of reuse on average using a trace buffer of 32 KiB.Sem bolsaO constante aumento da necessidade de alto poder de processamento faz com que os projetos computacionais fiquem cada vez mais complexos. Como há grande variedade de aplicações, desenvolver hardware dedicado muitas vezes é inviável. Paralelamente ao aumento do poder computacional, pode ocorrer o aumento do consumo de energia. Dessa forma, desenvolveram-se técnicas que visam atender a demanda por alto poder de processamento e também para reduzir o consumo de energia. Uma dessas estratégias se refere ao Reuso de Valores, onde são exploradas as partes recorrentes e previsíveis que compõem os programas. O objetivo destas técnicas é evitar a re-execução de instruções já conhecidas, reduzindo o número total de instruções executadas e mantendo o contexto original da aplicação. Técnicas de Reuso de Valor memorizam as execuções anteriores, sejam de instruções, blocos ou traços, com a esperança de reutilizá-las quando estas surgirem novamente com os mesmos contexto de entrada. Mesmo com o grande potencial apresentado pelas técnicas de reuso, tanto em aumento do poder de processamento quando na redução do consumo energético, o emprego do reuso de valores não foi avaliado em uma das arquiteturas de maior popularidade: a arquitetura ARM. Os processadores ARM são facilmente encontrados em dispositivos móveis como celulares, smartphones, tablets e calculadoras. Essa categoria de dispositivos demanda cada vez mais por poder de processamento, porém, sempre mantendo o compromisso com o baixo consumo de energia. Neste trabalho, são avaliadas as características da arquitetura ARM e seu conjunto de instruções. Posteriormente, é analisado o potencial de reuso utilizando o conjunto de benchmarks MiBench. Para isso, é apresentada uma estratégia de reuso de traços e sua estrutura de armazenamento, onde são avaliadas diferentes formas de estruturar traços e os seus impactos em buffers de diferentes tamanhos. Os testes com os benchmarks MiBench mostram que é possível alcançar 18,4 % de reuso médio com uso de um buffer de traços de 32 KiB