Impact Analysis of Different Version Management of Transactional Memory on Phase-Change Memories.

Two of the major issues in current large computer systems are energy consumption and how to explore concurrent systems in a correct and efficient way. Phase-Change Memories and Transactional Memories are two technologies that intend to solve these issues. Phase-Change Memory (PCM) is a new memory technology being studied to re-place DRAMs as the main memory in large data centers, as its non-volatility reduces static power consumption. The main problem of PCMs consists in its write operations, which are slow and generate degradation in material, thus reducing its life. Transactional memories are synchronization methods developed to reduce the dif-ficulties and limitations of lock-based methods. Their main advantages are related to being high-level and allowing composition and reuse of code. Another advantage of transactional memories compared to locks is the absence of deadlocks. Transactional memories are based on database transactions. Transactions in database systems meet four properties: atomicity, consistency, isolation and durability, or ACID. Transac-tional memories must also implement the ACID properties, except for durability. Trans-actional memories implement version management of data to ensure atomicity. The objective of this study is to analyze the impact on the PCM of different version management techniques implemented by STMs. To that end, the Phase-ChangeMem-ory - Multicore Simulator (PCM-MS) was implemented, a memory hierarchy simulator for multi-core systems where the PCM is the main memory. It determines changed bits in PCM to estimate the wear and energy consumption. In addition to the PCM-MS, Pintools was used to generate trace files that run in the simulator. As the STM library, TinySTM was chosen because it implement various version management and it rep-resents the state-of-art in STM. As benchmarks, Eigenbench and the STAMP set of benchmarks were used. The results showed that the WBC VM had the lowest wear on the PCM in 3 of 7 benchmarks analyzed. These results are related to the number of aborts of VMs, where the WBC presents a much smaller number of aborts than others VM, being up to 39 times lower in the experiment with the benchmark Kmeans with 64 threads. In future works, we intend to enhance the simulator and make the impact analysis in PCM of others transactional systems.Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPESDois problemas dos grandes sistemas computacionais atualmente estão relacionados com o consumo de energia e a programação concorrente correta que aproveite os recursos disponibilizados. Das várias tecnologias para resolver esses problemas, destacam-se a Phase-Change Memory e as memórias transacionais. A Phase-Change Memory (PCM) é uma nova tecnologia que está sendo estudada para substituir as DRAMs, como memória principal, em grandes data centers, devido a sua não volatilidade que reduz o consumo estático de potência. O principal problema da PCM está em suas escritas, que são lentas e degradam o seu material, diminuindo assim sua vida útil. Memórias transacionais são um método de sincronização de threads desenvolvido para diminuir as dificuldades e limitações de métodos baseados em locks. Suas principais vantagens são relacionadas a ser um método de alto nível, mais fácil de programar e que permite a composição e reúso de código com mais facilidade. Outra vantagem das memórias transacionais em comparação com locks é a inexistência do problema de deadlock. Memórias transacionais são baseadas nas transações de banco de dados. As transações em sistemas de banco de dados satisfazem quatro propriedades: atomicidade, consistência, isolamento e durabilidade, ou ACID. As transações das memórias transacionais também devem garantir as propriedades ACID, exceto a durabilidade. Para garantir a atomicidade, as memórias transacionais implementam vários mecanismos de versionamento de dados para fazer o gerenciamento dos dados. Desta forma, o objetivo deste trabalho é analisar o impacto em PCMs das diferentes implementações de versionamento de dados em STM. Para tanto, foi implementado o Phase-Change Memory - Multicore Simulator (PCM-MS), que é um simulador de hierarquia de memória onde a PCM é a memória principal, e pode simular arquitetura com múltiplos núcleos de processamento. Ele faz a simulação dos acessos à memória e determina os bits alterados na PCM para estimar o desgaste e o consumo de energia da PCM. Além do PCM-MS, a ferramenta Pintools foi utilizada para gerar arquivos de traço que são executados no simulador. Como biblioteca de STM foi utilizado a TinySTM, devido ela implementar diversos versionamentos e fazer parte do estado da arte de STM. Como benchmarks, foram utilizados o Eigenbench e o conjunto de benchmarks STAMP. Os resultados mostraram que o versionamento WBC apresentou o menor desgaste na PCM em 3 dos 7 benchmarks analisados. Esses resultados estão ligados ao número de aborts dos versionamentos, onde o WBC apresenta um número de aborts muito menor que os outros, sendo até 39 vezes menor no experimento com o benchmark Kmeans com 64 threads. Em trabalhos futuros, pretende-se incrementar o simulador, além de fazer a análise do desgaste na PCM de outros sistemas transacionais