Un algorithme de gestion de collision efficace pour un NoC déployé sur multi-FPGA

International audienceLes plateformes multi-FPGA sont les solutions les plus prometteuses pour l'émulation de MPSoCs (Multi-Processor System-on-Chip) à base de NoC (Network-on-Chip). Le déploiement d'un NoC de grande taille sur une plateforme multi-FPGA nécessite la mise en place d'interfaces pour la communication inter-FPGA. Des goulots d'étranglements apparaissent, ralentissant fortement les performances du système. Dans ce travail, nous proposons un algorithme de gestion de collision permettant de supprimer ces goulots d'étranglement. L'algorithme de gestion de collision est basé sur l'algorithme de backoff utilisé dans les réseaux informatiques. L'architecture proposée est constituée d'un point d'accès (AP) qui vérifie la disponibilité des liens externes ainsi qu'un bloc de contrôle qui gère les accès multiples vers l'AP. Différentes expérimentations intégrant l'algorithme et l'architecture proposée sur le NoC Hermes ont été réalisées sur FPGA Virtex6. Les résultats de timing et ressources montrent l'efficacité de la solution proposée par rapport aux méthodes traditionnelles et ceci sans augmentation significative des ressources du FPGA