Avances en la síntesis de alto nivel para la generación de hardware en FPGA: Modelos y programabilidad

The inclusion of FPGAs for improving hardware generations has highlighted FPGAs as accelerators. This work shows two proposals focus on programmability and performance using High Level Synthesis (HLS) : 1) Based on the analysis and modeling of the functional units generated by compilers, with emphasis on memory and 2) Implementing frameworks that allow the efficient use of FPGA resources in domains such as computer vision.Mejorar el rendimiento en sistemas de cómputo ha impulsado el uso de aceleradores como FPGAs. Este trabajo presenta 2 propuestas que aúnan  su programabilidad y rendimiento utilizando síntesis de alto nivel, HLS, con FPGAs: 1) A través del análisis y modelado de las unidades funcionales generadas por los compiladores, con énfasis en la memoria y 2) Implementando frameworks que permitan el uso eficiente de los recursos de las FPGA en dominios  específicos como  la visión por computador