Modelo de estructuras reconfigurables con registro desplazamiento para lenguaje descriptor de hardware VHDL

En esta investigación se presenta el modelo generalizado para hardware reconfigurable de generadores de secuencia, basados en registros desplazamiento con realimentación lineal – LFSR, con el objetivo de lograr su descripción en VHDL (Very high speed integrated circuit Hardware Description Language). La metodología empleada para el proceso de modelado consistió en un análisis comparativo entre varios circuitos operadores de datos: convolución, correlación, reducción modular y codificación Reed Solomon. Se realizó la descripción de su comportamiento en VHDL y se establece la similitud entre las diversas estructuras. Entre los resultados se obtuvo la validación a través de simulación del modelo VHDL para la operación de convolución y multiplicación en campos finitos de Galois. Se obtuvieron las ecuaciones que describen cada aplicación, se estableció la correspondencia entre los componentes del modelo, en función de las variables k muestras de entrada e i posiciones de las ramas en la arquitectura, empleando como método la eneralización de la expresión matemática y la aplicación de los operadores lógicos y el operador “concatenación” disponibles en VHDL. La investigación permitió establecer el modelo optimizado de un LFSR reconfigurable para diversas aplicaciones en el área de la ingeniería y la ciencia, con ventajas como la eficiencia energética de los circuitos y la implementación en hardware de manera concurrente