Synthèse automatique de circuits asynchrones QDI

ISBN 2-84813-010-5Contrary to the synchronous circuits, the asynchronous circuits operate with a mechanism of local synchronization (without clock signal). Since many years, they showed their relevance with respect to the synchronous circuits thanks to their properties of robustness, low power, low noise and modularity. However, the current lack of design methods and associated tools prevents them from being widely spread. This dissertation deals with a new design methodology for quasi-delay insensitive integrated asynchronous circuits (QDI). The QDI circuits are the most robust class of the practical asynchronous circuits, which is an advantageous property for upcoming technologies.The suggested design method allows on the one hand to model circuits in a high-level language, and on the other hand to generate circuits using only elementary logical gates and Muller gates. This method was prototyped by the development of an automatic design tool for asynchronous circuits, namely TAST (“TIMA Asynchronous Synthesis Tools”). It is a design environment mainly made up of a compiler and a synthesizer targeting QDI asynchronous circuits with various handshaking protocols (sequential, WCHB, PCHB and PCFB) from high level descriptions (language based on concurrent communicating processes). The result produced by the synthesizer is a VHDL gate netlist which can target either an asynchronous specific technology, or a standard cell library (precaracterized circuits or FPGAs).Contrairement aux circuits synchrones, les circuits asynchrones fonctionnent avec un mécanisme de synchronisation local (sans signal d'horloge). Ils ont montré depuis de nombreuses années leur pertinence vis-à-vis des circuits synchrones grâce à leurs propriétés de robustesse, de faible consommation, de faible bruit et de modularité. Cependant, le manque actuel de méthodes et d'outils de conception est un frein à leur développement. Ce travail de thèse porte sur la définition d'une méthodologie de conception de circuits intégrés asynchrones quasi-insensibles aux délais (QDI). Les circuits QDI font partie de la classe des circuits asynchrones les plus robustes, propriété avantageuse pour les technologies à venir. La méthode de conception proposée permet d'une part la modélisation dans un langage de haut niveau, et d'autre part la génération de circuits en portes logiques élémentaires et en portes de Muller. Cette méthode a été prototypée par le développement d'un outil de conception automatique de circuits asynchrones TAST («TIMA Asynchronous Synthesis Tools»). C'est un environnement de conception principalement composé d'un compilateur et d'un synthétiseur offrant la possibilité de générer des circuits asynchrones QDI avec différents modèles de circuits cibles (séquentiel, WCHB, PCHB et PCFB) en partant de descriptions de haut niveau décrites en langage CHP. Le résultat produit par le synthétiseur est une description VHDL de niveau porte qui peut cibler soit une technologie spécifique pour l'asynchrone, soit une bibliothèque de cellules standard (circuits précaractérisés ou FPGAs)