Przedstawiono budowę, zasadę działania i wyniki badań wielokanałowego modułowego licznika czasu. Umożliwia on równoczesny pomiar relacji czasowych pomiędzy impulsami wejściowymi (START), pochodzącymi z maksymalnie sześciu niezależnych źródeł zegarowych, a wspólnym dla wszystkich kanałów impulsem odniesienia (STOP). Moduły pomiarowe licznika wykonano z użyciem układów programowalnych FPGA Spartan-3 (Xilinx). Licznik charakteryzuje się zakresem pomiarowym do 1 s oraz precyzją pomiarów nie gorszą niż 250 ps.We present the design, operation and test results of a modular multichannel time counter built with the use of programmable devices. Its resolution is below 50 ps and the measurement range reaches 1 sec. The design of the counter is shown i...
W pracy opisujemy implementację programowalnego układu czasowego (PTU) w układzie Virtex-5 (XL5VLX50...
In this contribution, we introduce a new hardware/firmware/software bundle for experiments in which ...
Ovim diplomskim radom prikazana je implementacija sinkronog brojila na FPGA sklopu. Prikazane su kom...
W artykule opisano budowę i działanie licznika czasu opartego na metodzie stempli czasowych i dwusto...
W artykule opisano projekt procesora kodu (PK) stanowiącego fragment dwukanałowego precyzyjnego licz...
In recent years, we have developed two types of high resolution, multi-channel time interval counter...
In recent years, we have developed two types of high resolution, multi-channel time interval counter...
Abstract. A high-performance modular time interval counter is described. It allows to measure time i...
W artykule przedstawiono budowę i oprogramowanie systemu porównań bezpośrednich zegarów atomowych i ...
Układy FPGA to układy scalone, które dzięki szerokim możliwościom dostosowania dopełnienia określony...
A high-performance configurable multi-channel counter is presented. The system has been implemented ...
In the contribution ″Fully Programmable System for Multi-Channel Experiments Targeting to Time Measu...
Celem niniejszego artykułu jest zaprezentowanie metody i wyników badań nad nieliniowością częstościo...
The paper describes the construction, operation and test results of three most popular interpolators...
In this contribution we present a substantial breakthrough in the features of an existing prototype ...
W pracy opisujemy implementację programowalnego układu czasowego (PTU) w układzie Virtex-5 (XL5VLX50...
In this contribution, we introduce a new hardware/firmware/software bundle for experiments in which ...
Ovim diplomskim radom prikazana je implementacija sinkronog brojila na FPGA sklopu. Prikazane su kom...
W artykule opisano budowę i działanie licznika czasu opartego na metodzie stempli czasowych i dwusto...
W artykule opisano projekt procesora kodu (PK) stanowiącego fragment dwukanałowego precyzyjnego licz...
In recent years, we have developed two types of high resolution, multi-channel time interval counter...
In recent years, we have developed two types of high resolution, multi-channel time interval counter...
Abstract. A high-performance modular time interval counter is described. It allows to measure time i...
W artykule przedstawiono budowę i oprogramowanie systemu porównań bezpośrednich zegarów atomowych i ...
Układy FPGA to układy scalone, które dzięki szerokim możliwościom dostosowania dopełnienia określony...
A high-performance configurable multi-channel counter is presented. The system has been implemented ...
In the contribution ″Fully Programmable System for Multi-Channel Experiments Targeting to Time Measu...
Celem niniejszego artykułu jest zaprezentowanie metody i wyników badań nad nieliniowością częstościo...
The paper describes the construction, operation and test results of three most popular interpolators...
In this contribution we present a substantial breakthrough in the features of an existing prototype ...
W pracy opisujemy implementację programowalnego układu czasowego (PTU) w układzie Virtex-5 (XL5VLX50...
In this contribution, we introduce a new hardware/firmware/software bundle for experiments in which ...
Ovim diplomskim radom prikazana je implementacija sinkronog brojila na FPGA sklopu. Prikazane su kom...