The FPGA application in data acquisition from electrical power system

W artykule przedstawiono konfigurację kanału komunikacyjnego oraz operacje prowadzone na przesyłanej przez niego informacji, zrealizowanego z wykorzystaniem FPGA. Kanał jest istotną, integralną częścią układu akwizycji danych z systemu elektroenergetycznego w oryginalnym urządzeniu do analizy i oceny jakości energii elektrycznej (Estymator-Analizator), ze względu na różniące się standardy portów komunikacyjnych głównych elementów układu akwizycji: przetworników ADC oraz procesora DSP. W szczególności, omówiono sterowanie przetwornikiem ADC oraz przetwarzanie jego danych wyjściowych w układzie FPGA i dostarczanie ich do procesora DSP. Omówiono algorytmy programu konfiguracyjnego FPGA oraz podsumowano wyniki uzyskane w trakcie badań urządzenia, w którym zaimplementowano omawiany układ.The paper presents the configuration of the communication channel and the operations carried out on the data sent by it, realized using the FPGA layout. The channel is an important, integral part of the data acquisition unit in the original device for the analysis and estimation of power quality in electrical power system. The channel enables communication between different standard interface ports present in main elements of acquisition system: ADC and DSP. In particular, the paper discusses the ADC control, the processing of its output data in FPGA and delivering them to the DSP. During these operations in FPGA the data are converted taking into account the format of communication frames, features of carrying them signals as well as the speed of transmission. The data are transmitted from the ADC via the three-lines serial interface at the physical layer compatible with the SPI standard, and after processing in the FPGA they are sent to the DSP with the participation of the four-lines serial Link Port. The procedures for the data sending from the ADC to the FPGA buffers, their conversion and subsequent transmission to the DSP TigerSHARC are described. Algorithms of the FPGA configuration program are discussed. The results obtained during testing of the device, which implements the considered channel, are summarized