Impact de bruit et couplages électro magnétiques dans les technologies 3D séquentielles : Etudes, modélisation et parade

As an alternative to the scaling-down of transistor feature-size in order to keep up the Moore’s law, three dimensional (3-D) integration technologies offer higher integration density, lower power consumption and provide a unique platform for heterogeneous integration of different active-layer materials through the vertical stacking of integrated circuit tiers. 3-D Sequential Integration, (also named 3-D monolithic integration or 3-D VLSI), is a type of 3D integration scheme, where the multiple stacked tiers are fabricated sequentially on top of each other on the same wafer. Each tier consists of active and BEOL layers insulated by interlayer dielectric (ILD) layers.The fundamental property that differentiates this technology is the very close distance between the 2 (or more) layers which introduces very small parasitic capacitances allowing digital signals to have a high frequency while at the same time being generated with a low energy. As a result, 3-D Sequential Integration brings new possibilities for mixed architectures with performances in both speed and low power consumption that cannot be easily met with other 3-D technologies schemes (TSV, copper to copper bonding etc.).However, the high frequency signals, the spatial localization, the strong interconnection density can all be a major source of interference between stacked tiers, modulating the expected behavior of devices as well as adding noise. Therefore solutions and techniques have to be found in order to limit these effects. This work, aims to respond to this challenge and ensure the technology robustness.The impact of the electromagnetic and noise interference between stacked tiers in 3-D Sequential Integration technology is thoroughly investigated in this work at both device and circuit level. To accomplish that, the most critical digital, analog and mixed-signal/RF designs have been selected to construct monolithic 3-D circuits. Experiments in conjunction with TCAD simulations reveal the coupling mechanisms responsible for the electromagnetic and noise propagation between stacked tiers. Additionally, the strength of the propagated signals is assessed and its impact on the device/circuit performance is deeply explored.This study also features a comprehensive modeling of inter-tier coupling effects. The models predict accurately the impact of layout effects on the inter-tier capacitive coupling between active devices, facilitating the analysis of complex and large-scale monolithic 3-D circuits with SPICE tools and merging the gap between pre- and post-layout simulations.Lastly, as a case study, the impact of 3-D Sequential Integration is examined on the performance of a CMOS Image Sensor (CIS) partitioned in different tiers. The CIS serves as an ideal case study of the coupling effects as it consists of highly sensitive parts to noise while it presents also an extremely appealing use of 3DSI to the semiconductor industry. The most critical figures of merit are therefore analyzed at a pixel level to ensure the normal operation of the circuit.Au lieu de réduire la taille des transistors pour respecter la loi de Moore, les technologies d'intégration tridimensionnelle (3-D) offrent une densité d'intégration plus élevée, une consommation d'énergie plus faible et fournissent une plateforme unique pour l'intégration hétérogène de différents matériaux de couches actives par l'empilement vertical des couches de circuits intégrés. L'intégration séquentielle 3-D (également appelée intégration monolithique 3-D ou VLSI 3-D) est un type de schéma d'intégration 3-D, dans lequel les multiples couches empilées sont fabriquées séquentiellement l'un sur l'autre sur la même plaquette. Chaque niveau est constitué de couches actives et de couches BEOL isolées par des couches diélectriques intercouches (ILD).La propriété fondamentale qui différencie cette technologie est la reduction importante de la distance entre les 2 (ou plus) couches, qui conduit à des très petites capacités parasites permettant aux signaux numériques d'avoir une haute fréquence tout en étant générés avec une faible énergie. En conséquence, l'intégration séquentielle 3-D apporte des nouvelles possibilités pour les architectures mixtes avec des performances en termes de vitesse et de faible consommation d'énergie qui ne peuvent pas être facilement satisfaites avec d'autres schémas de technologies 3-D (TSV, copper to copper bonding, etc.).Cependant, les signaux à haute fréquence, la localisation spatiale, la forte densité d'interconnexions peuvent tous être une source majeure d'interférence entre les niveaux empilés, modulant le comportement attendu des dispositifs ainsi qu'ajoutant du bruit. Il faut donc trouver des solutions et des techniques pour limiter ces effets. Ce travail vise à répondre à ce défi et assurer la robustesse de la technologie.L'impact de l'interférence électromagnétique et du bruit entre les niveaux empilés dans la technologie d'intégration séquentielle 3-D est étudié de manière approfondie dans ce travail, tant au niveau des dispositifs que des circuits. Pour ce faire, les designs digital, analogiques et signaux mixtes/RF les plus critiques ont été sélectionnées pour construire des circuits 3-D monolithiques.Des mésures électriques, en conjonction avec des simulations TCAD, révèlent les mécanismes de couplage responsables pour la propagation électromagnétique et du bruit entre les niveaux empilés. De plus, la force des signaux propagés est évaluée et son impact sur les performances du dispositif / circuit est étudié en profondeur.Cette étude présente également une modélisation complète des effets de couplage entre les niveaux. Les modèles prédisent avec précision l'impact des effets de disposition sur le couplage capacitif inter-niveaux entre les dispositifs actifs, facilitant l'analyse de circuits 3-D monolithiques complexes et à grande échelle avec les outils SPICE et fusionnant le fossé entre les simulations de pré et post-disposition.Enfin, comme étude de cas, l'impact des effets de couplage sur la performance d'un capteur d'image CMOS (CIS) en intégration séquentielle 3-D partitionné en différents niveaux, est examiné. Le CIS constitue un cas d'étude idéal des effets de couplage car il est constitué de parties très sensibles au bruit, tout en présentant une utilisation extrêmement attrayante de l'intégration séquentielle 3D pour l'industrie de semi-conducteurs. Les chiffres de mérite les plus critiques sont donc analysés au niveau du pixel pour assurer le fonctionnement normal du circuit