Reduction of hardware costs in the implementation of a Moore FSM circuit on hybrid FPGA

У роботі пропонується метод зменшення витрат апаратури у схемі мікропроцесорного автомату (МПА) Мура при реалізації в базисі гібридних FPGA. Метод використовує особливості МПА Мура і елементного базису FPGA та заснований на використанні двох джерел класів псевдоеквівалентних станів завдяки великій кількості входів вбудованих елементів PLA в сучасних гібридних FPGA.In this paper a method to reduce hardware costs in Moore FSM circuit in the implementation on hybrid FPGA is proposed. The method uses features of Moore FSM and elemental basis of FPGA, and it is based on the use of two sources of classes of pseudoequivalent states due to the large number of inputs of built-in PLA elements in modern hybrid FPGA