Les optimisations d'algorithmes de traitement de signal sur les architectures modernes parallèles et embarquées

This thesis deals with the methods of optimization of signal processing algorithms for parallel architectures of embedded processors. The state of the art of the different architectures destined for embedded environment allows to point all the different available ways of optimization out. A particular attention is paid on effective solutions for intensive floating point calculations. The result is a list of common and different solutions between concurrent solutions. The choice of Fast Fourier Transform algorithm, as representative algorithm for signal processing applications, allows to detail, step by step, the different optimization choices in the case of an implementation on a PowerPC 970FX. It is showed how, from a radix-2 algorithm, it is possible to reduce to the smaller complexion with the use of fused multiplication addition instruction. Finally, we propose a method of multi-architectures generation which takes advantages of the previous work. The purpose is to optimize the execution pipeline through software pipelining.Cette thèse s'intéresse aux méthodologies d'optimisation d'algorithmes de traitement de signal sur les architectures parallèles de processeurs embarqués. L'état de l'art des différentes architectures destinées au milieu embarqué permet de mettre en évidence les différents outils d'optimisation mis à disposition par les concepteurs de processeurs. L'accent est particulièrement mis sur les solutions bénéfiques aux calculs flottants intensifs, tout en notifiant les points communs et les divergences entre les différents processeurs. Le choix de l'algorithme de transformée de Fourier, comme algorithme représentatif des applications de traitement de signal, permet de détailler étape par étape les différents choix d'optimisation dans le cas d'une implémentation sur un PowerPC 970FX. Nous montrons comment à partir d'un algorithme radix-2, il est possible de réduire au plus prés du minimum la complexité de calcul grâce à l'usage de l'instruction de multiplication addition fusionnée. Nous proposons enfin une méthodologie de programmation multi-architectures utilisant le retour d'expérience précédent afin d'optimiser l'ordonnancement des instructions constituant l'algorithme