Modélisation (VHDL), simulation et optimisation de l’architecture du récepteurCDMA « Poursuite et Synchronisation »

Cet article présente une amélioration des étages de synchronisation et de poursuite d’un système de communication utilisant l’étalement de spectre par séquence directe, dans le but de réduire le temps d’acquisition et d’augmenter le gain en traitement qui dépend de la longueur de la séquence et des performances de la poursuite. Le travail consiste alors à développer une DLL spécifique cohérente permettant de générer un code de désétalement synchronisé indépendamment du déphasage de la porteuse.Nous proposons un modèle VHDL complet du récepteur CDMA où l'accent est mis sur les organes de synchronisation numériques synthétisables en vue d’une implémentation sur FPGA