Real time hardware implementation of the 3D chaotic oscillator which having golden-section equilibra

In this study, the continuous-time, autonomous, 3D chaotic system having golden-section equilibra which is recently presented in the literature is implemented firstly as discrete time on an FPGA. In this design, the 3D chaotic system was programmed in 32-bit IQ-Math (16I-16Q) fixed-point number format using VHDL and Heun algorithm. The designed system has been synthesized and tested, using Xilinx ISE design tool, on Virtex-6 FPGA chip. According to the test results, operation frequency of the FPGA-based new chaotic signal generator is certain as 406.736MHz. In addition, chip statistics and performance results of the new chaotic oscillator are presented after the “Route&Place” processes performed on Xilinx ISE design tool. The chaotic oscillator design realized with fixed-point number format on FPGA has been shown to be use lesser chip hardware and higher operating frequency compared to the floating-point standard.Bu çalışmada, son yıllarda literatüre sunulan altın oran denge noktalarına sahip, sürekli zamanlı, otonom, üç boyutlu bir kaotik sistem, FPGA üzerinde ilk defa ayrık zamanlı olarak gerçeklenmiştir. Yapılan tasarımda, üç boyutlu kaotik sistem, 32 bit IQ-Math (16I16Q) sabit noktalı sayı formatında, Heun algoritması kullanılarak VHDL dilinde kodlanmıştır. Tasarlanan sistem Xilinx ISE tasarım aracı kullanılarak Virtex-6 FPGA çipinde sentezlenmiş ve test edilmiştir. Test sonuçlarına göre FPGA-tabanlı yeni kaotik işaret üretecinin çalışma frekansı 406.736 MHz olarak belirlenmiştir. Ayrıca yeni kaotik osilatörün, Xilinx ISE tasarım aracı üzerinde yapılan “Route&Place” işleminin ardından, elde edilen çip istatistikleri ve performans sonuçları sunulmuştur. FPGA üzerinde sabit noktalı sayı formatıyla gerçekleştirilen kaotik osilatör tasarımının, kayan noktalı sayı standardına göre daha az çip donanımı kullandığı ve çalışma frekansının daha yüksek olduğu gösterilmiştir