Avaliação de uma alternativa de implementação para um microprocessador SPARC

Submitted by Elaine Almeida (elaine.almeida@nce.ufrj.br) on 2017-03-14T13:16:56Z No. of bitstreams: 1 19_91_000040420.pdf: 4067723 bytes, checksum: 1e390bfd09ae818a088e6ccc0b9d43ef (MD5)Made available in DSpace on 2017-03-14T13:16:56Z (GMT). No. of bitstreams: 1 19_91_000040420.pdf: 4067723 bytes, checksum: 1e390bfd09ae818a088e6ccc0b9d43ef (MD5) Previous issue date: 1991-11-30O NCE/UFRJ desenvolve atualmente um sistema multiprocessador com memória global compartilhada, o projeto MULTIPLUS. Sua proposta é obter um sistema paralelo de alto desempenho com o uso de microprocessadores RISC acoplados a unidades aritméticas de ponto flutuante. Um dos objetivos deste projeto é o desenvolvimento de um microprocessador RISC compatível com o microprocessador utilizado: o SPARC. Este trabalho estuda algumas opções para implementação desta arquitetura compatível. Por ser uma arquitetura aberta, o SPARC permite a elaboração de implementações distintas, sem perder a compatibilidade binária. Este artigo avalia o desempenho do processador em várias configurações, os resultados destas simulações são apresentados e avaliados, e uma proposta de Implementação para a arquitetura é apresentada.The NCE/UFRJ is currently developing a high performance shared memory multiprocessor system called MULTIPLUS. Its proposal is to obtain a parallel high performance system wlth the use of RISC microprocessors coupled to floating point units. One of the goals of this project is to develop a RISC microprocessor compatible with the chosen one: the SPARC. This works evaluates some options for the implementation of this compatible architecture. Because SPARC is an open architecture, it is possible to have dIfferent implementations, while keeping binary compatibility. This article evaluates processors throughput in many configurations, simulation results are shown and analyzed, and an implementation for the architecture is proposed