Avaliação de uma arquitetura SPARC com cache de desvio e barramento tipo Harvard

Submitted by Elaine Almeida (elaine.almeida@nce.ufrj.br) on 2017-03-17T11:37:49Z No. of bitstreams: 1 18_91_000040419.pdf: 2858148 bytes, checksum: b7e7571710a9cca3aa1bf9e17c980dfb (MD5)Made available in DSpace on 2017-03-17T11:37:49Z (GMT). No. of bitstreams: 1 18_91_000040419.pdf: 2858148 bytes, checksum: b7e7571710a9cca3aa1bf9e17c980dfb (MD5) Previous issue date: 1991-10-31Variações na arquitetura SPARC são estudadas neste artigo, com particular ênfase no uso de uma cache de desvio e de um barramento Harvard. Um simulador que funciona em um modo ciclo foi desenvolvido para realizar medidas de desempenho em várias configurações. Os resultados obtidos são apresentados neste artigo.Variations in the SPARC architecture are studied in this paper, with particular emphasis to the use of a branch target cache and a Harvard bus. A simulator that works in a cycle per cycle basis has been developed to conduct performance measurements of some configurations. The results obtained are reported in this paper