Técnica baseada em contratos para a validação da comunicação de alto nível entre software e hardware

FACEPEO uso de sistemas eletrônicos embarcados em um amplo espectro de aplicações aumentou substancialmente. Telefones celulares, computadores de bordo, dispositivos IoT e sistemas ciber-físicos são alguns exemplos em que sistemas embarcados exigem mais flexibilidade para o processamento de diferentes tipos de aplicações e protocolos de comunicação. A necessidade desta flexibilidade elevada requer o uso de processadores de propósito geral como uma solução para configurar e controlar uma quantidade crescente de periféricos. No entanto, isso também implica uma necessidade crescente do uso de software dependente de hardware (HdS). Uma vez que HdS é um componente altamente crítico e propenso a erros devido à natureza do ambiente no qual está inserido e a sua difícil codificação, é importante que as fases de desenvolvimento e de operação destes componentes sejam suportadas por metodologias que tornem mais explícitas violações de acessos a dispositivos através do acompanhamento de de garantias e suposições especificadas em contratos definidos com base na especificação dos protocolos de comunicação de alto nível entre processadores e estes dispositivos. Assim, esta abordagem propõe uma técnica Built-in Self Test(BIST) fundamentada na formalização destes contratos e da validação em tempo de execução de propriedades temporais de protocolos de comunicação de alto nível entre os dispositivos e seus device drivers, as quais compões tais contratos e são comumente especificadas com base em uma documentação informal (datasheets), durante a simulação de plataformas virtuais ou execução de plataformas de hardware real. Para tornar essa técnica viável juntamente com metodologias consolidadas, uma linguagem específica foi desenvolvida para suportar a sua utilização como uma melhoria de modelos baseados na plataforma, permitindo um refinamento incremental do protocolo de comunicação e das especificações das propriedades temporais juntamente com o refinamento da plataforma. Alguns experimentos usando um dispositivo DM9000A Ethernet mostraram que esta abordagem é eficaz na detecção de erros que provocam falhas críticas indesejada em HdS, consumindo pouco tempo de projeto e impactando pouco ou, para plataformas de hardware real, sem impacto algum no tempo de execução.The use of electronic embedded system for general or multi-purpose applications has increased substantially. Mobile phones, vehicles computers and IoT and cyber-physical systems are some examples in which embedded systems require more flexibility for processing different types of applications and communication protocols. The need for this high flexibility requires the use of general purpose processors as a solution for configuring and controlling a considerable amount of peripherals. However, this also implies an increasing need for hardware-dependent software (HdS). Since HdS is a highly critical component and error prone due to the nature of the environment in which it is inserted and its hard coding, it is important that its development and runtime phases are supported by methodologies that make more explicit devices’ accesses violations, through the monitoring of contracts defined based on the communication protocol specification. Thus, this approach proposes a Built-in Self Test(BIST) technique base on the formalization and runtime validation of temporal properties in high-level communication protocols between devices and drivers, commonly specified in informal documentation (datasheets), during the simulation of virtual platforms or execution of hardware platforms. To make this technique feasible together with consolidated methodologies, a domain-specific language was designed to support its use as an improvement of platform-based designs, allowing an iterative refinement of the communication protocol and temporal properties specifications along with the refinement of the platform. Some experiments using an DM9000A Ethernet device and an Altera UART showed that this approach is effective in detecting errors that provoke undesired critical failures in HdS, consuming little design time and little or, for real hardware platforms, no execution time increasing