Suporte de hardware para a rede de trabalho do multicomputador Crux

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Ciência da Computação.Pesquisas em Computação Paralela realizadas na Universidade Federal de Santa Catarina, resultaram no desenvolvimento da arquitetura de um multicomputador com rede de interconexão configurável dinamicamente, conhecida como arquitetura Crux. Resultados experimentais, obtidos através de simulações, mostraram fortes evidências de um desempenho superior a arquiteturas paralelas clássicas. A chave desse ganho em desempenho é a escolha de uma rede de interconexão deliberamente simples, pois a simplicidade elimina o "overhead" devido ao conflito de mensagens nos meios de conexão. Vários trabalhos já foram desenvolvidos tendo o Crux como arquitetura-alvo. Em particular, foram desenvolvidos trabalhos de projeto do sistema de interconexão dos elementos de processamento da arquitetura utilizando Links Transputer. No entanto, os Links Transputer apresentaram uma alta complexidade e dificuldade de prototipação. No intuito de encontrar uma solução mais simples para a implementação da rede de interconexão, resolveu-se buscar uma alternativa de menor complexidade, baseada em componentes de fácil aquisição no mercado, tornando a prototipação mais simples e rápida. O presente trabalho apresenta uma alternativa que utiliza interfaces seriais padrão. Embora diminuindo a velocidade de comunicação em relação aos Links Transputer, a alternativa proposta mantém a simplicidade dos meios de conexão. Assim, apesar da diminuição da velocidade de comunicação, espera-se que a degradação do desempenho seja pequena, pois se continua garantindo a ausência de "overhead" devido a conflitos entre mensagens. Este trabalho apresenta o projeto do protótipo de um "crossbar" e apresenta componentes auxiliares de hardware para a rede de interconexão alternativa. São apresentados diagramas esquemáticos do sistema digital que implementa tal "crossbar". O sistema digital foi validado através de simulação temporal e mapeado para lógica programável. A descrição esquemática do sistema digital foi feita em uma ferramenta de projeto auxiliado por computador, o que permite sua futura implementação através de mapeamento automático para um dispositivo lógico programável (e.g. FPGA)