Adaptación de una implementación de microprocesador RISC­V segmentado para ser usada en sistemas SOC basados en un estándar de bus Avalon.

[ES] El objetivo del presente trabajo es adaptar un core IP de un microprocesador RISC-V segmentado para que pueda ser usado en sistemas SOC basados en buses Avalon. El core IP adaptado implementa una arquitectura RISC-V segmentada con soporte parcial del juego de instrucciones (ISA) RV32IM, y está desarrollado completamente en System Verilog. La característica principal de esta implementación es el uso de una arquitectura abierta y su bajo consumo. Lo que permitiría su uso en sistemas SOC desarrollados sobre dispositivos FPGA de bajo coste. El objetivo principal de este proyecto es diseñar y verificar nuevos módulos para la adaptación del microprpocesador al estándar de bus Avalon y su integración en el entorno de desarrollo de sistemas SOC de Intel FPGA Platform Designer. El resultado del trabajo permitirá crear sistemas SOC donde el microprocesador es interconectado con diferentes periféricos de forma sencilla a través de la herramienta Platform Designer , para lo cual será también necesario el desarrollo de un software y un hardware que permita realizar la programación, el control y la depuración del microprocesador desde un sistema externo.[EN] The objective of this work is to adapt a core IP of a segmented RISC­V microprocessor to be used in SOC systems based on Avalon buses. The adapted core IP implements a segmented RISC­V architecture with partial support to the (ISA) RV32IM instruction set, and it is completely developed on System Verilog. The main characteristic of this implementation is the usage of an open architecture and its low consume¿ this would allow its use in SOC systems developed over low­cost FPGA devices. The main objective of this project is to design and verify new modules to adapt the microprocessor to an Avalon bus standard and its integration in a SOC systems development environment of Intel FPGA PlatformDesigner. The result of this work would allow to create SOC systems where the microprocessor is interconnected with different peripherals easily through the Platform Designer tool, for which is also needed the development of a software and hardware to allow to program, to control and to debug the microprocessor from an external device.Martínez Sánchez, P. (2021). Adaptación de una implementación de microprocesador RISC­V segmentado para ser usada en sistemas SOC basados en un estándar de bus Avalon. Universitat Politècnica de València. http://hdl.handle.net/10251/17448