Projeto e simulação de amplificador de potência multimodos de alta potência e baixa variação de ganho

Orientador: Prof. Bernardo Rego Barros de Almeida LeiteDissertação (mestrado) - Universidade Federal do Paraná, Setor de Tecnologia, Programa de Pós-Graduação em Engenharia Elétrica. Defesa : Curitiba, 13/08/2021Inclui referências: p. 77-79Resumo: Um dos principais subsistemas responsáveis pela comunicação em radiofrequência em dispositivos móveis é o amplificador de potência (PA). O PA tem como função amplificar os sinais de baixa potência até a potência necessária para que esses sinais possam ser recebidos pelo receptor. Considerando-se a alta mobilidade desses dispositivos, diferentes níveis de potência podem ser necessários para a transmissão do sinal. Nesse projeto, é proposto um PA que possa entregar uma potência variável na saída, com foco na potência de saída e baixa variação de ganho na tecnologia CMOS 130 nm. O PA apresenta diferentes modos de operação que, além da potência de saída, também variam a potência consumida pelo circuito. Assim, a utilização de diferentes modos pode apresentar uma economia de energia, o que é um fator importante para dispositivos alimentados por baterias. No entanto, a tecnologia CMOS apresenta limitações para projetos que requerem uma alta potência, sendo necessárias diferentes estratégias para que se possa atingir maiores potências de saída. Nesse projeto foram utilizadas algumas dessas estratégias apresentadas na literatura, como a arquitetura diferencial e o empilhamento de transistores. O PA resultante é controlado por três sinais digitais, tendo quatro modos de operação diferentes, os quais apresentam um OCP1dB variando de 20,6 dBm a 24,6 dBm, um ganho direto que varia entre 30,8 dB e 31,7 dB e uma potência consumida que varia de 1,56 W a 2,61 W. Dessa forma, ao alterar-se entre modos de operação, pode-se atingir uma economia de até 40,2% na potência consumida pelo circuito.Abstract: One of the most important subsystems responsible for the radiofrequency communication in mobile devices is the power amplifier (PA). The PA amplifies the low-power signals to higher power levels so they can be transmitted and then received at the receptor. Considering the high mobility of the mobile devices, different power levels can be required for the signals to be transmitted. In this project a variable power PA is proposed, focusing in the output power and in low gain variation utilizing the 130 nm CMOS technology. The PA has different operation modes that besides the output power, they also present a different power consumption each. Therefore, the circuit can save energy consumption by utilizing different operation modes which is an important factor for devices supplied by batteries. However, the CMOS technology presents limitations to design circuits which requires a high power-level. Due to these limitations, different designs must be used to achieve higher output power levels. In this project some of the design strategies presented in the literature are utilized to improve the output power, like the differential architecture and the stacked transistors. The resulting circuit is PA controlled by three digital signals with four different operation modes which present a OCP1dB varying from 20.6 dBm until 24.6 dBm, a direct gain varying between 30.8 dB and 31.7 dB and a consumed power varying from 1.56 W to 2.61 W. By switching between the different operation modes, this PA can save up to 40.2% of the consumed power