Management des performances de sûreté et de sécurité pour les applications automotives et IoT

Machine Learning(ML) is one of the hot topics in Data Science. It is used to analyze and predict data based on the previously observed data and previous actions or reactions and act according to a fixed plan. ML enables the machines to search and identify hidden information when exposed to new data sets. At the same time, a tremendous change is taking place in hardware design, driven by the growing challenge of providing good performances and low power consumption without any penalties in terms of reliability and aging. Aging is quite normal for both humans and Integrated circuits (ICs). Aging effects shrink the lifetime of an IC design. A lot of research has been done to compensate for reliability loss over aging. Under normal operating conditions, several factors affect circuit aging, such as Process Voltage Temperature(PVT), Hot Carrier Injection(HCI), Bias Temperature Instability(BTI), and Time-Dependent Dielectric Breakdown(TDDB). BTI can be further sub-divided into Negative Bias Temperature Instability (NBTI) and Positive Bias Temperature Instability (PBTI).In particular, NBTI and HCI cause more catastrophic degradation than other sources for recent technologies, and their effect strongly depends on the circuit’s actual workload. Therefore, designers are more cautious in designing an IC and are forced to introduce a large range of safety guard-bands to ensure correct operation under different sources of operating conditions.. Adding lots of pessimistic safety margins and monitors inside the IC design means that the final chip runs slower than its actual capacity, with serious losses in terms of performances. Timing margins need to be designed to consider all worst-case conditions, which are suboptimal and not always possible to analyse exactly.The thesis's principal objective is to build up the mathematical model for each complex gate and basic gates of the digital circuit trained with Machine learning algorithms to tackle the afore-mentioned circuit failure and aging problems. The efficiency and accuracy of delay degradation of gates are increasingly crucial when moving to technologies such as 28nm FDSOI. All of our circuits are composed of basic logic gates: if we can predict their aging, we will therefore be able to predict it for the whole circuit. Thus, we start from basic universal gates NAND and NOR. A universal gate is a logic gate that can construct all other logic gates.In this research work, we developed and validated a Machine Learning aging framework through several step:1.Through theoretical analysis, we developed a Machine Learning Aging Model for Universal Gates in the target FDSOI 28n technologies;2.We trained the model using foundry-provided NAND and NOR gate data, and validated it against Spice simulation with minimum error rate;3.Thanks to an approach called Logical Effort, we extended these results to any generic gate;4.We applied the resulting Aging Framework to two Reference Designs, a FIR filter and AES (Advanced Encryption Standard) digital circuit, and studied their aging behaviour under different conditions and workload.5.Starting from this, we developed and demonstrated several aging-aware dynamic voltage and frequency adaption strategies;6.Aging monitors are often used, but their placement is critical as they need to be instantiated over the Near Critical Paths (NCP) that are more prone to aging. We therefore applied our approach to select the best NCP subset for monitor insertion.The final results demonstrate the validity of the proposed approach, accurately replicating Literature data with just a fraction of the computational needs of legacy simulation-based approaches. This allowed us to propose innovative aging-based dynamic approaches that can dynamically adapt the system’s behaviour based in its aging, with significant gains if compared to classical worst-case guard bands.L'Apprentissage Automatique ou « Machine Learning » (ML) est l'un des sujets montants dans la Science des Données. Il est utilisé pour analyser et prédire les données en fonction des données précédemment observées et des actions ou réactions précédentes et agir selon un plan fixe. Le ML permet aux ordinateurs de rechercher et d'identifier les informations cachées lorsqu'ils sont exposés à de nouveaux ensembles de données. Dans le même temps, un énorme changement est en cours dans la Conception Matérielle, porté par le défi croissant de fournir de bonnes performances et une faible consommation d'énergie sans aucune pénalité en termes de fiabilité et de vieillissement. Le vieillissement est tout à fait normal tant pour les humains et les Circuits Intégrés (CI). Les effets u vieillissement réduisent la durée de vie d'un circuit intégré. De nombreuses recherches ont été effectuées pour compenser la perte de fiabilité due au vieillissement. Dans des conditions de fonctionnement normales, plusieurs facteurs affectent le vieillissement du circuit, tels que la température de tension de processus (PVT), l'injection de porteuse chaude (HCI), l'instabilité de la température de polarisation (BTI) et la panne diélectrique en fonction du temps (TDDB). Le BTI peut être subdivisé en Instabilité de température de polarisation négative (NBTI) et Instabilité de température de polarisation positive (PBTI).L'objectif principal de la thèse est de construire le modèle mathématique pour chaque porte complexe et les portes de base du circuit numérique entraînées avec des algorithmes d'apprentissage automatique pour s'attaquer aux problèmes de défaillance et de vieillissement de circuit susmentionnés. L'efficacité et la précision de la dégradation du retard des portes sont de plus en plus cruciales lors du passage à des technologies telles que le FDSOI 28 nm.Dans ce travail de recherche, nous avons développé et validé un cadre de vieillissement Machine Learning en plusieurs étapes:1. Grâce à une analyse théorique, nous avons développé un modèle de vieillissement par apprentissage automatique pour les portes universelles dans les technologies cibles FDSOI 28n;2. Nous avons entrainé le modèle à l'aide des données de porte NAND et NOR fournies par les fondeurs et l'avons validé par rapport à la simulation Spice avec un taux d'erreur minimum;3. Grâce à une approche appelée Effort Logique, nous avons étendu ces résultats à n'importe quelle porte générique;4. Nous avons appliqué le cadre de vieillissement résultant à deux circuits de référence, un filtre FIR et un circuit numérique AES (Advanced Encryption Standard), et étudié leur comportement au vieillissement dans différentes conditions et charge de travail.5. À partir de là, nous avons développé et démontré plusieurs stratégies d'adaptation dynamique de tension et de fréquence tenant compte du vieillissement;6. Les moniteurs vieillissants sont souvent utilisés, mais leur placement est essentiel car ils doivent être instanciés sur les chemins critiques proches (NCP) qui sont plus sujets au vieillissement. Nous avons donc appliqué notre approche pour sélectionner le meilleur sous-ensemble NCP pour l'insertion du moniteur.Les résultats finaux démontrent la validité de l'approche proposée, reproduisant avec précision les données de la littérature avec juste une fraction des besoins de calcul des approches basées sur la simulation héritées