Hardware generation of cryptographic-safe primes.

Bakalářská práce se zabývá problematikou prvočísel a jejich generováním. Stručně definuje prvočísla a poukazuje na význam bezpečných prvočísel v kryptografii. Uvádí příklady asymetrických šifer a podrobně rozebírá algoritmus RSA. Dále představuje vybrané pseudonáhodné a náhodné metody generování posloupností čísel a porovnává jejich vlastnosti. Hodnotí nejznámější pravděpodobnostní a skutečné testy prvočíselnosti na základě efektivity jejich aplikace v praxi. Navrhuje různé kombinace těchto testů s metodami generování a vybírá z nich jednu k implementaci na platformě FPGA. Práce popisuje implementaci generátoru, který využívá von Neumannovu metodu středních řádů pro vygenerování posloupnosti čísel, a následně Miller-Rabinovým testem vyhodnocuje, která z generovaných čísel jsou prvočísly. Slovně i schematicky jsou rozebrány nejdůležitější procesy, které takto navržený generátor vykonává. Návrh generátoru je simulován a syntetizován v prostředí Xilinx Viavado. Jednotlivé části generátoru jsou otestovány pomocí několika behaviorálních simulací. Na závěr práce komentuje průběh simulací a hodnotí vlastnosti navržené implementace generátoru.The bachelor's thesis deals with the topic of prime numbers and their generation. It briefly introduces prime numbers and points out the importance of secure primes in cryptography. It gives examples of asymmetric ciphers and closely analyses RSA algorithm. The thesis then presents some pseudo-random and true-random methods of generating sequences of numbers and compares their properties. It evaluates the most used primality tests, both probabilistic and real, based on their applicability in practice. It suggests several combinations of primality tests with generating methods and chooses one to implement on FPGA. The thesis describes the implementation of a generator that generates a sequence of numbers using the von Neumann middle-square method and subsequently uses the Miller-Rabin test to find primes between those numbers. Key processes of the proposed generator are explained and illustrated. The proposed implementation is simulated and synthesized in the Xilinx Viavado environment. The individual parts of the generator are tested using several behavioral simulations. Finally, the thesis comments on the conducted simulations and evaluates the properties of the proposed implementation.