Design of Voltage LDO Regulator in CMOS Technology

Tato práce je zaměřena na obecný návrh napěťového regulátoru s nízkým poklesem napětí (LDO) a na návrh konkrétního LDO regulátoru, který bude splňovat zadané parametry. Úvodní kapitoly se zabývají základními bloky jako je rozdílový zesilovač, regulující tranzistor a také se zabývají parametry LDO regulátoru, například regulací změny napájecího napětí a regulací změny zátěžového proudu apod. Poté jsou rozebrány základní návrhové parametry technologie CMOS. Obvod je navrhován s důrazem na co možná nejnižší klidový proud a minimalizaci potřebného vstupního napětí a zároveň musí být stabilní. V poslední kapitole jsou zhodnoceny naměřené výsledky parametrů a také analýza v rozích. Finální návrh LDO regulátoru dosahuje velmi nízkého klidového proudu v řádech mikroampér.This thesis is focusing on design of low dropout voltage regulator (LDO) in general and on designing a specific LDO regulator to satisfy the given requirements. The preliminary chapters are dealing with the basic blocks such as error amplifier, pass transistor and with parameters of the LDO regulator such as line regulation load regulation etc. Basic design parameters of CMOS technology devices are presented after. Circuit is designed with emphasis on low quiescent current and dropout voltage, while stability is paramount. In last chapter, measurement results of parameters are presented and also corner analysis. The final LDO design achieves very low quiescent current in the range of microamperes