Exploration et conception systématique d'architectures multiprocesseurs monopuces dédiées à des applications spécifiques = methods and tools for multiprocessor systems on chip, hardware/software co-designExploration and Systematic Design of Application-Specific Heterogeneous Multiprocessor SoC

ISBN 2-913329-87-XHeterogeneous multiprocessor SoCs are becoming more and more required in order to accommodate the ever-increasing performance requirements of application domains such as xDSL, networking, wireless, and game applications. So in order to deal with these complex applications and to meet the more severe time-to-market constraints we need new system design methods. Our aim in this work is to define a novel approach for the design of application-specific heterogeneous multiprocessor SoC. This approach must be based on a modular, flexible, and scalable architecture model allowing for the systematic design of application-specific multiprocessor SoC. Such a model is crucial to obtain an efficient design flow. Modularity is needed to master complexity. Flexibility is required to rapidly accommodate changes imposed by the environment. Scalability is required to handle a large class of applications at different scales. And last but not least, the systematic architecture design (i.e. automation) is required in order to shorten the design cycle.The model we propose is made of a set of processors and IPs interacting through an on chip communication network. The components of our model may incorporate any kind of CPU (including DSP cores or MCUs) it may also contain hardware blocks, memories or any external pre-designed block. The communication network may be of whatever complexity; it can scale from a single bus to a network with complex structures (crossbar, switch network, hierarchical buses). A key point of this architecture model is the use of a generic wrapper model to adapt component interfaces to the on chip communication network. They act as communication coprocessors allowing to dissociate CPUs and IPs from the communication network. These communication interfaces may be designed through systematic assembling of few basic cells: we need one component adapter for each kind of CPU or IP and a channel adapter for each kind of protocol used. The communication protocols that can be used are not restricted to a specific model. Our design flow follows the Y-chart where we use the application-specific parameters in order to configure an architecture platform and design the final SoC. The architecture design flow is associated with a flexible system validation. We chose to use a mixed-level cosimulation approach based on SystemC. Several designs were achieved in order to illustrate and analyze the efficiency of the proposed architecture model and design flow. Three main applications were considered: a packet routing switch, IS-95 CDMA protocol, and the VDSL modem. The architecture platform that we used as an example consists of N processors (ARM7 and MC68000 processors). The communication network is a point-to-point network.Finally, during this thesis, we also introduced a new methodology to rapidly explore the large design space encountered in hardware/software systems. The proposed methodology is based on a fast and accurate estimation approach. It has been implemented as an extension to a hardware/software codesign flow to enable the exploration of a large number of multiprocessor architecture solutions from the very start of the design process.Les applications embarquées actuelles imposent des contraintes de plus en plus sévères. La puissance sans cesse croissante de calcul et de communication implique l'utilisation d'architectures multiprocesseurs, la portabilité implique des architectures monopuces et la faible consommation et faible coût impliquent des architectures dédiées. Ajouté à cela, les méthodes de conception évoluent moins vite que les possibilités technologiques d'intégration. Ainsi, une approche systématique partant d'un niveau d'abstraction plus élevé que le RTL est nécessaire pour réduire le temps de mise sur le marché et maîtriser la complexité.Le sujet de cette thèse porte sur la mise en œuvre d'une nouvelle approche de conception systématique d'architectures multiprocesseurs monopuces dédiées à des application spécifiques. Ainsi, un modèle architectural multiprocesseur générique est proposé. Ce modèle est modulaire, flexible et extensible, permettant de couvrir un large domaine d'applications. Les composants de traitement sont dissociés du réseau de communication via des interfaces génériques de communication jouant le rôle de coprocesseurs. Un flot de conception complet est constitué de deux étapes principales. La première étape est l'étape d'exploration d'architecture. Concernant cette étape, une méthode d'estimation de performance au niveau système est proposée. Cette méthode permet une exploration rapide de l'espace de solutions architecturales pour trouver l'architecture système optimale pour l'application à concevoir. Le but de cette étape est de fixer les paramètres architecturaux (optimaux) dédiés à l'application. Ces paramètres sont utilisés dans la seconde étape –qui est l'étape d'implémentation– pour produire l'architecture RTL. Cette étape comporte trois types d'actions : la conception des composants logiciels, la conception des composants matériels et la conception du réseau de communication permettant d'intégrer les composants de base. Cette étape est réalisée de façon systématique basée sur l'instanciation et la configuration de composants dans une bibliothèque.L'approche proposée permet de réduire significativement le temps de mise sur le marché de systèmes multiprocesseurs monopuces complexes. Plusieurs applications industrielles ont été réalisées pour valider et évaluer les performances de cette approche