Mécanismes Matériels pour des Transferts<br />Processeur Mémoire Sécurisés dans les<br />Systèmes Embarqués

Today's embedded systems are considered as non trusted hosts since the owner, or anyone else whosucceeds in getting access, is a potential adversary. The bus between the System on Chip (SoC) and the externalmemory is one of the weakest points of such systems because external memories contain sensitive data (endusers private data, software code...) which are usually exchanged in clear form over the bus. Therefore anadversary may probe this bus in order to read private data or to retrieve software code (data confidentialityconcern). Another possible attack relies on code injection (data integrity concern). Thus, hardware mechanismsmust be designed to ensure data confidentiality and integrity. The conventional way to reach such a goal is toimplement a dedicated hardware engine for each security service. Being secured, this approach preventsparallelizability of the underlying computations.In this thesis, after a study of existing techniques and engines guaranteeing data confidentiality andintegrity, two hardware mechanisms dedicated to the security of processor-memory transactions are proposed.First, a Parallelized Encryption and Integrity Checking Engine (PE-ICE) has been designed to provide aneffective solution to ensure both security services to data. PE-ICE allows full parallelizations on processor readand write operations while optimizing the hardware resources required. Then, a technique based on a treestructure (PRV-Tree – PE-ICE protected Reference Values) with the same property of full parallelization, isspecified to decrease the on-chip memory overhead implied by security mechanisms.Les systèmes embarqués actuels (téléphone portable, assistant personnel...) ne sont pas considéréscomme des hôtes de confiance car toute personne y ayant accès, sont des attaquants potentiels. Les donnéescontenues dans ces systèmes peuvent être sensibles (données privées du propriétaire, mot de passe, code d'unlogiciel...) et sont généralement échangées en clair entre le Système sur Puces (SoC – System on Chip) et lamémoire dans laquelle elles sont stockées. Le bus qui relie ces deux entités constitue donc un point faible : unattaquant peut observer ce bus et récupérer le contenu de la mémoire, ou bien a la possibilité d'insérer du codeafin d'altérer le fonctionnement d'une application s'exécutant sur le système. Afin de prévenir ce type d'attaque,des mécanismes matériels doivent être mis en place afin d'assurer la confidentialité et l'intégrité des données.L'approche conventionnelle pour atteindre cet objectif est de concevoir un mécanisme matériel pour chaqueservice de sécurité (confidentialité et intégrité). Cette approche peut être implantée de manière sécurisée maisempêche toute parallélisation des calculs sous-jacents.Les travaux menés au cours de cette thèse ont dans un premier temps, consisté à faire une étude destechniques existantes permettant d'assurer la confidentialité et l'intégrité des données. Dans un deuxième temps,nous avons proposé deux mécanismes matériels destinés à la sécurisation des transactions entre un processeur etsa mémoire. Un moteur de chiffrement et de contrôle d'intégrité parallélisé, PE-ICE (Parallelized Encryption andIntegrity Checking Engine) a été conçu. PE-ICE permet une parallélisation totale des opérations relatives à lasécurité aussi bien en écriture qu'en lecture de données en mémoire. Par ailleurs, une technique basée sur unestructure d'arbre (PRV-Tree – PE-ICE protected Reference Values) comportant la même propriété deparallélisation totale, a été spécifiée afin de réduire le surcoût en mémoire interne impliqué par les mécanismes de sécurit