Le test haute résolution de circuits imprimés nus

La présente thèse traite du test des circuits imprimes nus en général et plus particulièrement de leur test électrique. L'apparition de la technologie de montage en surface, qui représenté aujourd'hui plus de 50% de la production électronique mondiale contre 10% en 1984, pose le probleme de l'augmentation de la densité des conducteurs sur les circuits imprimes et ce faisant, de leur testabilité. Certaines cartes électroniques sont aujourd'hui dessinées en classe 6 (100 m de largeur de piste pour les conducteurs, séparés par un isolement de 100 m). Leur densité en terme de nombre de composants au dm#2 s'est vue multipliée par 8 en moins de 10 ans. Une des nombreuses conséquences de ce bouleversement a été la difficulté croissante, pour aboutir a l'impossibilité de tester, avec les moyens usuels, les circuits imprimes nus les plus complexes mais aussi des circuits imprimes tout a fait standards, en dépit de la systématique de test a chaque étape de la fabrication d'un produit. A titre d'exemple, le marche demande aujourd'hui un accès haute resolution a 8 mil (0.200 mm) alors que les meilleurs systèmes ne peuvent offrir en standard que 25 mil (0.635 mm) et exceptionnellement 0.5 mm. L'auteur s'est donc penche sur ces problèmes, en concertation étroite avec les professionnels du domaine. Ses travaux l'ont conduit a proposer diverses solutions (définition théorique du point de test, accès haute resolution a 8 mil (par utilisation d'élastomères composites a conduction anisotrope)), développement de logiciels d'interfacage avec les équipements de production, diminution importante du cout du testeur lui-même, etc., qui ont été validées industriellement, la juxtaposition de ces solutions constituant une réponse globale au test des circuits imprimes nus d'aujourd'hui et de demai